최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국시뮬레이션학회논문지 = Journal of the Korea Society for Simulation, v.18 no.4, 2009년, pp.59 - 66
This has been possible by integration techniques such as very large scale integration (VLSI) and wafer scale integration (WSI). Redundancy has been extensively used for manufacturing memory chips and to provide repair of these devices in the presence of faulty cells. If there are too many defects, t...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
RA(Redundancy Analysis) 알고리즘이란 무엇인가? | RA(Redundancy Analysis) 알고리즘은 불량 셀을 예비 메모리 셀로 대체하기 위해 필요한 정보를 얻는데 사용되는 알고리즘이다. 그러나 리던던시는 오버헤드 영역과 잠재된 수율의 손실 때문에 다른 형태의 비용을 추가한다. | |
RA(Redundancy Analysis) 알고리즘의 단점은 무엇인가? | RA(Redundancy Analysis) 알고리즘은 불량 셀을 예비 메모리 셀로 대체하기 위해 필요한 정보를 얻는데 사용되는 알고리즘이다. 그러나 리던던시는 오버헤드 영역과 잠재된 수율의 손실 때문에 다른 형태의 비용을 추가한다. 그러므로, 최대의 수율과 최소의 비용을 위한 RA 알고리즘은 제조공정에서 매우 중요하다. | |
redundancy analysis란 무엇인가? | EDS(Electronic Die Sort)공정에서 웨이퍼 테스트를 마치면 주된 셀의 어느 부분에서 결함이 발생하였는지를 알 수 있다. (즉, 결함의 발생 위치, 행과 열의 주소를 알 수 있음) 이 정보를 바탕으로 redundancy analysis는 다이가 가진 여유 셀을 할당하게 되는데 즉, 디바이스에 발생한 결함을 효율적으로 고치기 위해 디바이스가 가진 여유 셀을 할당하는 과정이 redundancy analysis이다. |
Rei-Fu Huang, Jin-Fu Li, Jen-Chieh Yeh, and Cheng- Wen Wu, "A Simulator for Evaluating Redundancy Analysis Algorithms of Repairable Embedded Memories", Proceedings of the Eighth IEEE International On-Line Testing Workshop (IOLTW'02)
C.-W. Wang, C.-F. Wu, J.-F. Li, C.-W. Wu, T. Teng, K. Chiu, and H.-P. Lin. A built-in self-test and selfdiagnosis scheme for embedded SRAM. In Proc. Ninth IEEE Asian Test Symp. (ATS), pages 45-50, Taipei, Dec. 2000.
C.-F. Wu, C.-T. Huang, C.-W. Wang, K.-L. Cheng, and C.-W. Wu. Error catch and analysis for semiconductor memories using March tests. In Proc. IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD), pages 468?471, San Jose, Nov. 2000.
R. Rajsuman, "Design and test of large embedded memories", an overview, IEEE Design & Test of Computers, 2001, pp. 16-27.
Chih-Tsun Huang, Chi-Feng Wu, Jin-Fu Li, Cheng-Wen Wu, "Built-In Redundancy Analysis for Memory Yield Improvement" IEEE TRANSACTIONS ON RELIABILITY, Vol. 52, No. 4, DECEMBER 2003.
Shyue-Kung Lu and Chih-Hsien Hsu, "Fault Tolerance Techniques for High Capacity RAM", IEEE TRANSACTIONS ON RELIABILITY, Vol. 55, No. 2, JUNE 2006
Kawagoe, T., et al.: 'A built-in self-repair analyzer (CRESTA) for embedded DRAMs'. Proc. 2000 Test Conf., ITC, Atlantic city, NJ, USA, 2000, pp. 567?573
Huang, C.-T., Wu, C.-F., Li, J.-F., and Wu, C.-W.: 'Builtin redundancy analysis for memory yield improvement', IEEE Trans. Reliab., 2003, 52, (4), pp. 386-399
Y. Zorian and S. Shoukourian, ''Embedded-Memory Test and Repair: Infrastructure IP for SoC Yield,'' IEEE Design & Test, Vol. 20, No. 3, May-June 2003, pp. 58-66.
R.-F. Huang et al., ''A Simulator for Evaluating Redundancy Analysis Algorithms of Repairable Embedded Memories,'' Proc. IEEE Int'l Workshop Memory Technology, Design and Testing (MTDT 02), IEEE CS Press, 2002, pp. 68-73.
C.-T. Huang et al., ''Built-in Redundancy Analysis for Memory Yield Improvement,'' IEEE Trans. Reliability, Vol. 52, No. 4, Dec. 2003, pp. 386-399.
C.-F. Wu et al., ''Fault Simulation and Test Algorithm Generation for Random Access Memories,'' IEEE Trans. Computer-Aided Design of Integrated Circuits and Systems, Vol. 21, No. 4, Apr. 2002, pp. 480-490.
T.J. Bergfeld, D. Niggemeyer, and E.M. Rudnick, ''Diagnostic Testing of Embedded Memories Using BIST,'' Proc. Design, Automation and Test in Europe Conf. (DATE 00), IEEE CS Press, 2000, pp. 305-309.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.