[논문]4H-SiC DMOSFETs의 계면 전하 밀도에 따른 스위칭 특성 분석

강민석; 문경숙; 구상모

doi:10.4313/jkem.2010.23.6.436

4H-SiC DMOSFETs의 계면 전하 밀도에 따른 스위칭 특성 분석
Effect of Interface Charges on the Transient Characteristics of 4H-SiC DMOSFETs 원문보기

전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.23 no.6, 2010년, pp.436 - 439

강민석 (광운대학교 전자재료공학과) , 문경숙 (경원대학교 수학정보학과) , 구상모 (광운대학교 전자재료공학과)

Abstract ▼ AI-Helper

SiC power device possesses attractive features, such as high breakdown voltage, high-speed switching capability, and high temperature operation. In general, device design has a significant effect on the switching characteristics. In this work, we report the effect of the interface states ($Q_f$) on the transient characteristics of SiC DMOSFETs. The key design parameters for SiC DMOSFETs have been optimized by using a physics-based two-dimensional (2-D) mixed device and circuit simulator by Silvaco Inc. When the $SiO_2$/SiC interface charge decreases, power losses and switching time also decrease, primarily due to the lowered channel mobilities. High density interface states can result in increased carrier trapping, or more recombination centers or scattering sites. Therefore, the quality of $SiO_2$/SiC interfaces has a important effect on both the static and transient properties of SiC MOSFET devices.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 연구에서는 4H-SiC DMOSFET 소자를 포함하는 스위칭 회로를 시뮬레이션하여 소자의 채널 영역에서 SiO₂와 SiC 계면 사이의 계면 전하 밀도(Q_f)에 따른 transient 특성을 분석해보았다.

제안 방법

4H-SiC DMOSFET 소자를 포함하는 회로를 Mixed-mode를 사용하여 시뮬레이션을 통해 스위칭 특성을 확인하였다. 시뮬레이션을 수행하여 스위칭 특성을 채널 영역에서의 포획된 계면 전하 밀도를 변수로서 turn-on시 transient 특성을 조사하였다.
Mixed-mode는 SPICE 넷리스트에 맞는 회로 서술에 따라 소자를 배치하고, Atlas 2D 모듈을 조합하여 물리적으로 설계된 소자의 회로 특성을 분석할 수 있는 시뮬레이터이다. 소자가 off에서 on으로 동작할 때의 turn-on 특성을 분석하기 위하여, gate-source voltage (V_GS)에 펄스를 인가하였다. 소자의 채널 영역에서 gate oxide와 SiC의 계면 상태에서 포획된 전하에 따라 turn-on 시간을 기준으로 스위칭 특성의 변화를 분석하였다.
소자가 off에서 on으로 동작할 때의 turn-on 특성을 분석하기 위하여, gate-source voltage (V_GS)에 펄스를 인가하였다. 소자의 채널 영역에서 gate oxide와 SiC의 계면 상태에서 포획된 전하에 따라 turn-on 시간을 기준으로 스위칭 특성의 변화를 분석하였다.
그리고 JFET 영역은 전력용 소자의 전체 온-저항을 감소시키는 역할을 한다. 소자의 최적화를 위하여 2차원 수치해석 기반 소자 시뮬레이터를 이용하여 n-drift layer, JFET, P-well 영역의 두께와 도핑농도를 조절하여 시뮬레이션 하였다. 완성된 SiC DMOSFET의 정적인 특성을 분석하였다.
4H-SiC DMOSFET 소자를 포함하는 회로를 Mixed-mode를 사용하여 시뮬레이션을 통해 스위칭 특성을 확인하였다. 시뮬레이션을 수행하여 스위칭 특성을 채널 영역에서의 포획된 계면 전하 밀도를 변수로서 turn-on시 transient 특성을 조사하였다. 계면 전하 밀도가 1 × 10¹¹ C/cm²에서 1 × 10¹² C/cm²로 증가하였을 때 스위칭 속도는 turn-on시 4 ns 향상하고, turn-off 동작 속도는 5 ns 향상하였다.
소자의 최적화를 위하여 2차원 수치해석 기반 소자 시뮬레이터를 이용하여 n-drift layer, JFET, P-well 영역의 두께와 도핑농도를 조절하여 시뮬레이션 하였다. 완성된 SiC DMOSFET의 정적인 특성을 분석하였다. 그림 2와 같이 소자의 항복 전압은 1200 V 이며, 문턱 전압은 5.

대상 데이터

그림 1은 본 연구에서 사용된 1200 V 4H-SiC DMOSFET의 단면 구조를 나타냈다. Drift layer는 conductivity modulation을 증가시킨다.

이론/모형

그림 3과 같이 resistive load 회로를 구성하고, 스위칭 특성 시뮬레이션을 수행하기 위해서 소자를 포함하는 회로 시뮬레이터인 Silvaco사의 Mixed-mode 모듈을 사용하였다. Mixed-mode는 SPICE 넷리스트에 맞는 회로 서술에 따라 소자를 배치하고, Atlas 2D 모듈을 조합하여 물리적으로 설계된 소자의 회로 특성을 분석할 수 있는 시뮬레이터이다.
따라서 계면 전하밀도의 변화는 채널 영역에서의 전류 밀도에 영향을 미치며, 소자의 스위칭 속도를 변화시킨다. 소자의 Gate 산화막의 계면 전하 밀도를 줄이는 방법은 스위칭 동작 속도를 향상시키는 것을 Mixed-mode를 사용한 시뮬레이션을 통하여 확인 할 수 있었다.

성능/효과

본 연구를 통하여 4H-SiC DMOSFET의 gate oxide와 SiC의 계면 상태를 변화시켜 스위칭 지연 시간으로 인한 손실을 최소화 할 수 있다고 판단된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	4H-SiC란?	최근에 고온, 고출력 및 고주파를 위한 반도체 전력 소자의 요구가 급증함에 따라 전자회로의 중요 소자로 탄화규소(4H-SiC)에 관해 많은 연구가 진행되고 있다. 4H-SiC는 ～3.2 eV 정도의 높은 에너지 밴드 갭을 갖고 있으며 실리콘보다 절연파괴 강도가 약 10배 이상, 열전도도는 약 3배 정도 높아서 고전압 전력 소자로서 높은 열적 안정성과 열전도성을 가지는 차세대 재료이다. 이러한 전기적 특성을 전력 소자로서 사용할 경우 높은 항복전압, 빠른 스위칭 속도, 고온에서 동작할 수 있는 특징을 가진다.
	4H-SiC의 전기적 특성을 전력 소자로 사용할 경우 나타나는 특징은?	2 eV 정도의 높은 에너지 밴드 갭을 갖고 있으며 실리콘보다 절연파괴 강도가 약 10배 이상, 열전도도는 약 3배 정도 높아서 고전압 전력 소자로서 높은 열적 안정성과 열전도성을 가지는 차세대 재료이다. 이러한 전기적 특성을 전력 소자로서 사용할 경우 높은 항복전압, 빠른 스위칭 속도, 고온에서 동작할 수 있는 특징을 가진다. 이에 따라 여러 그룹에서 4H-SiC DMOSFETs 소자의 구조에 따른 전기적 특성의 최적화 연구를 진행 하고 있다.
	4H-SiC DMOSFET 소자에서 계면 전하 밀도가 1 × 1011 C/cm2에서 1 × 1012 C/cm2로 증가하였을 때 스위칭 속도는 turn-on시 4 ns 향상하고, turn-off 동작 속도는 5 ns 향상한 이유는?	계면 전하 밀도가 1 × 1011 C/cm2에서 1 × 1012 C/cm2로 증가하였을 때 스위칭 속도는 turn-on시 4 ns 향상하고, turn-off 동작 속도는 5 ns 향상하였다. 이는 소자의 정적인 특성이 계면 전하 밀도가 작아짐에 따라 gate oxide와 채널 영역에서의 SiC사이의 캐패시턴스와 온-저항이 감소함으로 인하여 τ가 감소한다고 판단된다. 따라서 계면 전하밀도의 변화는 채널 영역에서의 전류 밀도에 영향을 미치며, 소자의 스위칭 속도를 변화시킨다. 소자의 Gate 산화막의 계면 전하 밀도를 줄이는 방법은 스위칭 동작 속도를 향상시키는 것을 Mixed-mode를 사용한 시뮬레이션을 통하여 확인 할 수 있었다.

참고문헌 (5)

T. Tamaki, G. G. Walden, Y. Sui, and J. A. Cooper,IEEE Trans. Eelctron. Devices 55, 1920 (2008).

상세보기
S.-H. Ryu, A. Agarwal, J. Richmond, J. Palmour, N. Saks, and J. Williams, IEEE Eelctron. Device Lett.23, 321 (2002).

상세보기
A. Saha and J. A. Cooper, IEEE Trans. Eelctron. Devices 54, 2786 (2007).

상세보기
K. Matocha, Solid-State Electron. 52, 1631 (2008).

상세보기
S. Inaba, IEEE Trans. Eelctron. Devices 41, 2399(1994).

상세보기

저자의 다른 논문 :

LOADING...

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증