[논문]P형 우물 영역의 도핑 농도와 면적에 따른 4H-SiC 기반 DMOSFET 소자 구조의 최적화

안정준; 방욱; 김상철; 김남균; 정홍배; 구상모

doi:10.4313/jkem.2010.23.7.513

P형 우물 영역의 도핑 농도와 면적에 따른 4H-SiC 기반 DMOSFET 소자 구조의 최적화
Optimization of 4H-SiC DMOSFETs by Adjustment of the Dimensions and Level of the p-base Region 원문보기

전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.23 no.7, 2010년, pp.513 - 516

안정준 (광운대학교 전자재료공학과) , 방욱 (한국전기연구원 에너지반도체연구센터) , 김상철 (한국전기연구원 에너지반도체연구센터) , 김남균 (한국전기연구원 에너지반도체연구센터) , 정홍배 (광운대학교 전자재료공학과) , 구상모 (광운대학교 전자재료공학과)

Abstract ▼ AI-Helper

In this work, a study is presented of the static characteristics of 4H-SiC DMOSFETs obtained by adjustment of the p-base region. The structure of this MOSFET was designed by the use of a device simulator (ATLAS, Silvaco.). The static characteristics of SiC DMOSFETs such as the blocking voltages, threshold voltages, on-resistances, and figures of merit were obtained as a function of variations in p-base doping concentration from $1\;{\times}\;10^{17}\;cm^{-3}$ to $5\;{\times}\;10^{17}\;cm^{-3}$ and doping depth from $0.5\;{\mu}m$ to $1.0\;{\mu}m$. It was found that the doping concentration and the depth of P-base region have a close relation with the blocking and threshold voltages. For that reason, silicon carbide DMOSFET structures with highly intensified blocking voltages with good figures of merit can be achieved by adjustment of the p-base depth and doping concentration.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 연구에서는 4H-SiC DMOSFET 소자를 설계하여 시뮬레이션을 통해 정적 특성을 확인하였다. P형 우물 영역의 도핑 농도와 도핑 면적 변화에 따라 소자의 V_B 값이 큰 폭으로 증가하여, FOM 이 증가하는 것을 알 수 있었다.

제안 방법

4H-SiC DMOSFET 의 동작에 p형 우물 영역이 미치는 영향을 알아보기 위해, p형 우물 영역의 도핑 농도를 1 × 1019 cm-3에서 5 × 1019 cm-3 만큼 증가시키는 한편, 소자의 수직방향으로 도핑 깊이를 0.5 µm 에서 1.0 µm 까지 변화시켜 blocking voltage (VB), threshold voltage (VTH), on-resistance (RON), figure of merit (FOM) 의 전기적 특성을 분석했다.
n형 기판 (1 × 1019 cm-3) 위에 상대적으로 낮은 도핑 농도를 갖는 n형 에피층 (5 × 1015 cm-3)을 10 µm 가량 성장시켜, blocking voltage (VB) 강하를 막았다.
본 연구에서는 4H-SiC DMOSFET 소자를 설계하였다. 그리고 시뮬레이터를 이용하여, p형 우물 영역이 DMOSFET의 동작에 미치는 영향을 살펴보기 위해, p형 우물 영역의 도핑 농도와 면적 변화에 따른 소자의 전기적 특성을 분석해 보았다.
본 연구에서는 4H-SiC DMOSFET 구조를 설계하기 위해, 시뮬레이터로 Atlas사의 Silvaco-2D를 사용하여 그림 1의 구조로 DMOSFET 을 설계하였다 [5]. n형 기판 (1 × 10¹⁹ cm^-3) 위에 상대적으로 낮은 도핑 농도를 갖는 n형 에피층 (5 × 10¹⁵ cm^-3)을 10 µm 가량 성장시켜, blocking voltage (V_B) 강하를 막았다.
본 연구에서는 4H-SiC DMOSFET 소자를 설계하였다. 그리고 시뮬레이터를 이용하여, p형 우물 영역이 DMOSFET의 동작에 미치는 영향을 살펴보기 위해, p형 우물 영역의 도핑 농도와 면적 변화에 따른 소자의 전기적 특성을 분석해 보았다.
이어서, p형 우물 영역 (1 × 10 19 cm-3)을 형성한 후, n+, p+ 소스 영역을 각각 5 × 1019 cm-3 만큼 도핑하였다.

성능/효과

P형 우물 영역의 도핑 농도와 깊이의 변화에 따른 V_B값의 증가량, 즉 ∆V_B가 900 V 이상이기 때문에, 주어진 범위에서 R_ON 의 최대 변화량이 5.1 mΩ 이하이므로, FOM 에 미치는 영향은 무시할 수 있음이 확인되었다.
본 연구에서는 4H-SiC DMOSFET 소자를 설계하여 시뮬레이션을 통해 정적 특성을 확인하였다. P형 우물 영역의 도핑 농도와 도핑 면적 변화에 따라 소자의 V_B 값이 큰 폭으로 증가하여, FOM 이 증가하는 것을 알 수 있었다. V_TH 의 경우, p형 우물 영역의 도핑 면적 변화에는 값이 변하지 않지만, 도핑 농도가 증가할 경우, 값이 늘어나는 것을 확인할 수 있었다.
R_ON은 p-base 영역의 주어진 도핑 농도와 도핑 깊이 범위에서 2.1 mΩ 에서 7.2 mΩ 사이의 값을 갖지만, p-base 영역의 도핑 농도와 도핑 깊이에 의존 하는 규칙성은 보이지 않는 것을 확인할 수 있었다.
p 형 우물 영역의 도핑 농도와 도핑 깊이에 따른 FOM 의 값을 구해보면, 그림 6에서 보이는 바와 같이, 도핑 농도가 5 × 1017 cm-3 이고, 도핑 깊이가 0.9 µm 와 1.0 µm일 때, 4000 MW/cm2 이상 증가하는 것을 확인할 수 있었다.
V_TH 의 경우, p형 우물 영역의 도핑 면적 변화에는 값이 변하지 않지만, 도핑 농도가 증가할 경우, 값이 늘어나는 것을 확인할 수 있었다. 이로 인해, 높은 V_B 와 FOM 을 갖는 최적화된 4H-SiC DMOSFET의 구조를 설계할 수 있음을 확인해 볼 수 있었다.

후속연구

낮은 V_TH값을 갖기 위해서, p형 우물 영역의 도핑 깊이의 최적화를 필요로 함을 확인할 수 있었다.

질의응답

핵심어	질문	논문에서 추출한 답변
	4H-SiC의 특징은?	높은 항복 전압을 갖는 다양한 형태의 탄화규소 (SiC) 기반 전력 MOSFETs 의 연구가 이루어지고 있는 가운데, 4H-SiC 를 기반으로 한 소자에 대한 관심이 증대되고 있다. 4H-SiC 는 높은 임계 전계(～2 MV/cm), 넓은 밴드갭(～3.2 eV), 그리고 벌크영역에 대한 높은 전자 이동도(～800 cm2/Vs)를 가지므로 고 전력 MOSFETs 에 적합하다. 전력 MOSFETs 의 동작은 채널의 이동도와 밀접한 관계가 있으며, 이에 따라 최적화된 MOSFET 구조를 설계하고, 소자의 정적 특성과 온 저항 및 채널 길이를 줄이기 위한 다양한 연구가 진행되어 오고 있다.
	4H-SiC DMOSFET 소자를 설계하여 시뮬레이션을 통해 정적 특성을 확인한 결과, P형 우물 영역의 도핑 농도와 도핑 면적에 따라 무엇이 변하였는가?	본 연구에서는 4H-SiC DMOSFET 소자를 설계하여 시뮬레이션을 통해 정적 특성을 확인하였다. P형 우물 영역의 도핑 농도와 도핑 면적 변화에 따라 소자의 VB 값이 큰 폭으로 증가하여, FOM 이 증가하는 것을 알 수 있었다. VTH 의 경우, p형 우물 영역의 도핑 면적 변화에는 값이 변하지 않지만, 도핑 농도가 증가할 경우, 값이 늘어나는 것을 확인할 수 있었다.
	전력 MOSFETs의 동작은 어떤 인자와 관계가 있는가?	2 eV), 그리고 벌크영역에 대한 높은 전자 이동도(～800 cm2/Vs)를 가지므로 고 전력 MOSFETs 에 적합하다. 전력 MOSFETs 의 동작은 채널의 이동도와 밀접한 관계가 있으며, 이에 따라 최적화된 MOSFET 구조를 설계하고, 소자의 정적 특성과 온 저항 및 채널 길이를 줄이기 위한 다양한 연구가 진행되어 오고 있다.

참고문헌 (5)

A. Saha and J. A. Cooper, IEEE Trans. Electron Devices 54, 2786 (2007).

상세보기
M. Martin, A. Saha, and J. A. Cooper, IEEE Trans. Electron Devices 51, 1721 (2004).

상세보기
M. Abe, H. Nagasawa, P. Ericsson, H. Stromberg, M.
H. Ye, C. W. Lee, J. Raynolds, P. Haldar, M. J. Hennessy, and E. K. Mueller, Cryogenics 243？251,
ATLAS User’s Manual, Silvaco International, 1-898 (2007).

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증