[논문]EMI 저감을 위해 분할된 전원/접지 평판 구조에서의 방사성 방출 분석

이장훈; 이필수; 이태헌; 김창균; 송인채; 위재경

EMI 저감을 위해 분할된 전원/접지 평판 구조에서의 방사성 방출 분석
Analysis of Split Power/Ground Plane Structures for Radiated EMI Reduction 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.47 no.6=no.396, 2010년, pp.43 - 50

이장훈 (숭실대학교 전자공학과) , 이필수 (하이닉스 반도체 연구소) , 이태헌 (숭실대학교 전자공학과) , 김창균 (숭실대학교 전자공학과) , 송인채 (숭실대학교 정보통신전자공학부) , 위재경 (숭실대학교 정보통신전자공학부)

초록
AI-Helper

본 논문에서는 시스템 모듈에서 발생하는 EMI를 줄이기 위해 분할된 전원/접지 평판 구조에 의해 발생하는 방사성 방출(Radiated emission)을 분석하였다. 분석을 위해 다양한 조건을 갖는 시험 기판(Test board)에 대한 자기장과 전기장을 시뮬레이션하고 측정하여 비교하였다. 이 분석 결과는 입력 신호의 주파수 대역에서 반사계수의 위상이 $0^{\circ}$에 근접하도록 하며, 입력 신호의 주파수와 분할된 전원/접지 평판 구조의 공진주파수가 일치하지 않도록 분할된 접지 갭의 폭과 위치를 결정함으로써 방사성 방출을 줄일 수 있음을 보여준다. 또한, 스티칭 커패시터(Stitching capacitor)를 사용하여 방사성 방출을 저감시킬 수 있으며, 방사성 방출을 효과적으로 저감시키기 위해 입력 신호의 주파수에서 반사계수의 크기를 낮추고 위상이 $0^{\circ}$에 근접하도록 스티칭 커패시터의 값과 위치를 결정할 필요가 있음을 알 수 있다.

Abstract ▼ AI-Helper

In this paper, we analyzed radiated emission generated by the split power/ground plane structures in order to reduce EMI in system modules. The magnetic fields and electric fields were simulated and measured on the test boards under various conditions. In order to reduce radiated emission, we have to determine spacing and location of the split ground gap so that input signal frequency does not coincide with the resonance frequency of the split power/ground plane structure and the phase of reflection coefficient is close to $0^{\circ}$ at input signal frequency. Moreover, we found that inserting a stitching capacitor could reduce the radiated emission. Low magnitude of reflection coefficient and the phase close to $0^{\circ}$ are required to reduce radiated emission. It is necessary to properly decide value and location of a stitching capacitor to fulfil those requirements.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 논문에서는 다양한 접지 갭의 폭과 위치, 스티칭 커패시터의 값과 위치를 갖는 분할된 전원/접지 평판 구조의 시험 기판(test board)을 설계하여 시뮬레이션과 측정을 통해 방사성 방출을 조사하고 분석하였다. 또한, 반사계수와 방사성 방출의 연관성을 분석하고 분할된 접지 갭의 폭과 위치, 스티칭 커패시터의 값과 위치를 최적화 하기 위한 방안을 모색하였다.
또한, 반사계수와 방사성 방출의 연관성을 분석하고 분할된 접지 갭의 폭과 위치, 스티칭 커패시터의 값과 위치를 최적화 하기 위한 방안을 모색하였다. 방사성방출을 조사하기 위해 Ansoft 사의 HFSS를 사용하여 자기장任卜钮用)과 전기장 (Efeld) 을 확인하였으며, near field EMI scanning을 이용하여 자기장을 측정하였다.
본 논문에서는 시스템 모듈에서 발생하는 EMI를 줄이기 위해 분할된 전원/접지 평판 구조에 의해 발생하는 방사성 방출을 분석하였으며, 분석을 위해 다양한 조건을 갖는 시험 기판에 대한 자기장과 전기장을 시뮬레이션하고 측정하여 비교하였다, 분할된 전원/접지 평판 구조에서 발생하는 방사성 방출은 분할된 접지 갭을 최적화함으로써 저감할 수 있다. 분할된 접지 갭의 최적화를 위해 분할된 전원/접지 평판 구조의 공진주파수가 입력 신호의 주파수와 일치하지 않고 입력 신호의 주파수 대역에서 반사계수의 위상을 가능한 0。에 근접하도록 갭의 폭과 위치를 결정해야 함을 보였다.

제안 방법

그림 7은 이 시험 기판들에 대해서 시뮬레이션 된 자기장의 분포를 보여주고, 그림 8은 Near Field EMI Scanning 을 이용해 Magnetic near field 를 측정한 결과를 보여준다. Magnetic near field 측정은 EMI 발생 지점을 찾기 위한 매우 유용한 측정 방법이다切 측정을 위해 Port 1에 시험 기판의 공진주파수인 450MH&의 주파수를 갖는 입력 신호를 인가하였고, 사각 루프 안테나 (200um X 300um)를 사용하였으며, 시험 기판에서 발생하는 자기장의 분포를 lmm 간격으로 측정하였다. 측정된 결과값들은 안테나의 방향을 가로 방향과 세로 방향으로 측정하여 RMS(Root Mean Square) 값을 계산한 후 모든 Case의 값 중 최대치로 정규화한 값이다.
다음으로 스티칭 커패시터의 값과 위치에 따른 방사성 방출의 변화를 확인하였다. 그림 7은 이 시험 기판들에 대해서 시뮬레이션 된 자기장의 분포를 보여주고, 그림 8은 Near Field EMI Scanning 을 이용해 Magnetic near field 를 측정한 결과를 보여준다.
먼저, 스티칭 커패시터의 값과 위치에 따른 반사 계수의 변화를 확인하였다. 그림 6은 Case 1-4에 대한 반사 계수의 크기와 위상을 보여준다.
따라서 이 장에서는 스티칭 커패시터의 값과 위치에 따른.방사성 방출을 비교 분석하였다.
또한, 반사계수와 방사성 방출의 연관성을 분석하고 분할된 접지 갭의 폭과 위치, 스티칭 커패시터의 값과 위치를 최적화 하기 위한 방안을 모색하였다. 방사성방출을 조사하기 위해 Ansoft 사의 HFSS를 사용하여 자기장任卜钮用)과 전기장 (Efeld) 을 확인하였으며, near field EMI scanning을 이용하여 자기장을 측정하였다.
이를 위해 그림 1(a)와 같은 분할된 전원/접지 평판 구조(Split power/ground plane structureX 갖는 시험 기판을 설계하였다. 이 구조는 방사성 방출의 분석을 용이하게하기 위해 PCB나 패키지에서 많이 사용되고 있는 마이크로 스트립 (Micro-strip) 전송 선로 구조를 기반으로 하여 매우 간단한 형태로 설계되었다. 이때 substrate 의 유전체는 비유전율이 4.
이 장에서는 분할된 접지 갭(Split ground g&p)의 폭과 위치에 따른 방사성 방출을 분석하였다. 이를 위해 그림 1(a)와 같은 분할된 전원/접지 평판 구조(Split power/ground plane structureX 갖는 시험 기판을 설계하였다.
이러한 자기장의 변화와 반사계수의 변화는 스티칭커패시터의 값과 위치에 의해 발생하므로 자기장과 반사 계수의 관계를 분석하였다. 그림 6에서 주파수가 450MHz인 입력 신호에서의 반사계수 크기와 위상은 표 2와 같다.
그러므로 분할된 전원/접지 평판 구조에서 반사 계수는 0이 아니며, 앞에서 언급하였듯이 방사성 방출은 입력 주파수에 따라 다르게 발생한다. 이를 확인하기 위해 그림 1과 같은 구조에서 3개의 주파수 (130MHz, 450MHz, 700MHz)에 대한 자기장과 전기장의 분포를 시뮬레이션 하였다. 그림 2는 시뮬레이션 된 자기장과 전기장의 분포를 보여준다.

대상 데이터

1(a)와 같은 분할된 전원/접지 평판 구조(Split power/ground plane structureX 갖는 시험 기판을 설계하였다. 이 구조는 방사성 방출의 분석을 용이하게하기 위해 PCB나 패키지에서 많이 사용되고 있는 마이크로 스트립 (Micro-strip) 전송 선로 구조를 기반으로 하여 매우 간단한 형태로 설계되었다.

성능/효과

그러나 방사성 방출의 양을 유추함에 있어서 시뮬레이션 된 결과와 측정된 결과가 비슷한 경향성을 보이고, 특히 Case 4에서 볼 수 있듯이 측정 위치에 대해서도 비슷한 결과를 보인다. 그러므로 시뮬레이션 된 결과는 방사성 방출을 예측함에 있어서 적용 가능함을 알 수 있다.
때 반사계수의 크기를 낮추고 위상을 0。에 가깝게 하는 스티칭 커패시터의 값과 위치를 결정함으로써 방사성 방출을 효과적으로 저감시킬 수 있음을 보여준다.
이 결과로부터 입력 신호의 주파수가 분할된 전원/ 접지 평판 구조의 공진주파수에 근접할수록 방사성 방출이 증가함을 알 수 있으며, 분할된 접지 갭의 폭과 위치를 조절하여 공진주파수를 이동시킬 수 있음을 알 수 있다. 그러므로 분할된 전원/접지 평판 구조를 갖는 PCB나 패키지를 설계할 때 방사성 방출을 줄이기 위해 분할된 갭의 폭과 위치를 최적화함으로써 입력 신호의 주파수와 공진주파수가 멀어지도록 설계할 필요가 있다.
수 있다. 이 결과로써 그림 2에서 볼 수 있듯이, 입력 주파수가 130MHz일 때 방사성 방출이 가장 적게 발생하고, 입력 주파수가 每0MHz일 때 방사성 방출이 가장 많이 발생한다. 그러므로 분할된 전원/접지 평판구조에서 방사성 방출은 반사계수의 위상이 ±18借에 근접할수록 증가함을 알 수 있다.

후속연구

그러나 이러한 방법들을 R3B나 패키지 설계에 적용함에 있어서, 접지 갭의 폭과 위치, 스티칭커패시터의 값과 위치와 같은 변수들과 방사성 방출의 상관관계가 명확하지 않고, 이러한 방법들을 잘못 적용할 경우 방사성 방출의 저감 효과가 줄어들거나 더 많은 양의 방사성 방출을 발생시킬 수도 있다. 그러므로 분할된 전원/접지 평판 구조에서의 방사성 방출 저감을 목적으로 구조를 최적화하거나 적절한 스티칭 커패시터의 값과 위치를 결정하기 위해서, 분할된 접지 갭의 폭과 위치, 스티칭 커패시터의 값과 위치에 따른 방사성방출을 조사하고 그 변화를 분석할 필요가 있다.
분할된 접지 갭의 최적화를 위해 분할된 전원/접지 평판 구조의 공진주파수가 입력 신호의 주파수와 일치하지 않고 입력 신호의 주파수 대역에서 반사계수의 위상을 가능한 0。에 근접하도록 갭의 폭과 위치를 결정해야 함을 보였다. 또한, 방사성 방출을 줄이기 위해 사용되는 스티칭 커패시터의 값과 위치는 입력 신호의 주파수 대역에서 반사 계수의 크기를 낮추고 위상을 0°에 근접하도록 결정함으로써 방사성 방출을 효과적으로 줄일 수 있음을 보였다, 이 결과들은 PCB나 패키지를 설계할 때 EMI 저감을 위해 효율적인 방안을 제시할 것으로 기대된다.

참고문헌 (7)

Haw-Jyh Liaw: Merkelo, H; , "Signal integrity issues at split ground and power planes," Electronic Components and Technology Conference, 1996. Proceedings., 46th , vol., no., pp.752-755, 28-31 May 1996.
Ko, Y.; Ito, K.; Kudo, J.; Sudo, T.; , "Electromagnetic radiation properties of a printed circuit board with a slot in the ground plane," Electromagnetic Compatibility, 1999 International Symposium on , vol., no., pp.576-579, 1999.
Jingook Kim; Hyungsoo Kim; Youchul Jeong; Joungho Kim; , "Tapered slot shape on slotted reference plane of multi-layer PCB for reduction of crosstalk and radiated emission," Electrical Performance of Electronic Packaging, 2002 , vol., no., pp. 275-278, 2002.
Moran, T.E.; Virga, K.L.; Aguirre, G.; Prince, J.L.; , "Methods to reduce radiation from split ground plane structures [packaging]," Electrical Performance of Electronic Packaging, 1999 , vol., no., pp.203-206, 1999.
Dah-Weih Duan: Rubin, B.J.; Magerlein, J.H.; , "Distributed effects of a gap in power/ground planes," Electrical Performance of Electronic Packaging, 1999 , vol., no., pp.207-210, 1999.
Jingook Kim; Heeseok Lee; Joungho Kim; , "Effects on signal integrity and radiated emission by split reference plane on high-speed multilayer printed circuit boards," Advanced Packaging, IEEE Transactions on , vol.28, no.4, pp. 724-735, Nov. 2005.

상세보기
Funato, H.; Suga, T., "Magnetic near-field probe for GHz band and spatial resolution improvement technique," Electromagnetic Compatibility, 2006. EMC-Zurich 2006. 17th International Zurich Symposium on, vol., no., pp.284-287, Feb. 27 2006-March 3 2006.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증