다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신, v.48 no.12 = no.414, 2011년, pp.28 - 34
김남태 (인제대학교 전자지능로봇공학과) , 정재한 , 송한정 (인제대학교 나노공학부)
AI-Helper
In this paper, a PLL frequency synthesizer for RSSI applications is designed by phase noise analysis. Required synthesizer performance is achieved by optimizing the noise performance of PLL components and a loop transfer function, since its phase noise, lock time, and spur suppression capability are...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
| 핵심어 | 질문 | 논문에서 추출한 답변 |
|---|---|---|
| RSSI(receiver signal strength indicator)용 PLL 주파수 합성기를 설계하기 위해 이용하는 것은? | 본 논문에서는 위상잡음 해석을 이용하여 RSSI(receiver signal strength indicator)용 PLL 주파수 합성기를 설계한다. PLL의 위상잡음, 잠금시간(lock time) 및 스퍼(spur) 억제 능력은 루프 요소의 성능과 루프 필터에 의하여 결정되므로, 합성기의 요구 성능은 PLL 요소의 잡음 성능과 루프 전달함수를 최적화함으로써 구할 수 있다. | |
| PLL 기술에 있어서 위상 검출기로써 혼합기 및 표본화 위상 검출기를 사용하는 방법이 제안된 이유는? | [2～3]에서는 존 프리(zone-free) 위상-주파수 검출기, 제로 옵셋(zero-offset) 전하 펌프, 저잡음 주파수 분주기 및 저잡음 전압제어 발진기(VCO)에 대한 연구가 이루어졌으며, [4～5]에서는 루프 필터에 대한 연구도 수행되었다. 그러나 비교 주파수가 증가함에 따라 위상-주파수 검출기의 잡음은 증가하므로, 이를 개선하기 위하여 위상 검출기로써 혼합기 및 표본화 위상 검출기를 사용하는 방법도 제안되었다[6～7]. PLL을 설계하는 여러 방법 중, 위상잡음 해석은 합성기의 규격으로부터 PLL 요소들의 요구 성능을 용이하게 결정할 수 있는 방법이며, 이를 이용하면 주파수 합성기의 성능도 효과적으로 예측할 수 있다[8]. | |
| 무엇이 루프 요소의 성능과 루프 필터에 의하여 결정되는가? | 본 논문에서는 위상잡음 해석을 이용하여 RSSI(receiver signal strength indicator)용 PLL 주파수 합성기를 설계한다. PLL의 위상잡음, 잠금시간(lock time) 및 스퍼(spur) 억제 능력은 루프 요소의 성능과 루프 필터에 의하여 결정되므로, 합성기의 요구 성능은 PLL 요소의 잡음 성능과 루프 전달함수를 최적화함으로써 구할 수 있다. 이의 응용 예로써, 2. |
V. Valenta, et al., "Phase noise analysis of PLL based frequency synthesizers for multi-radio mobile terminal," in Proc. of the Third Int. Conf. on Cognitive Radio Oriented Wireless Networks and Communications, pp. 15-17, Singapore, May 2008.
C. S. Vaucher, "An adaptive PLL tuning system architecture combining high spectral purity and fast settling time," IEEE J. of Solid State Circuits, Vol. 35, pp. 490-502, April 2000.
J. Maneatis, "Low-jitter process- independent DLL and PLL based on self-biased techniques," IEEE J. of Solid State Circuits, Vol. 31, pp. 1723-1732, Nov. 1996.
J. Lee and B. Kim, "A low noise fast-lock phase-locked loop with adaptive bandwidth control," IEEE J. of Solid State Circuits, Vol. 35, pp. 1137-1145, Aug. 2000.
정 태식 외 4인, "GHz급 charge-pump PLL 응용을 위한 루프 필터 설계," 전자공학회논문지, 제34권 C편, 제11호, 926-935쪽, 1997년 11월
X. Gai, et al., "A PLL with ultra low phase noise for millimeter wave applications," in Proc. of the 40th European Microwave Conf., pp. 69-72, Paris, France, Sept. 2010.
A. Brillant, "Understanding phase-locked DRO design aspects," Microwave J., Vol. 42, pp.22-42, Sept. 1999.
A. Mehrotra, "Noise analysis of phase-locked loops," IEEE Trans. Circuits and Systems, Vol. 49, pp. 1309-1316, Sept. 2002.
D. Banerjee, PLL Performance, Simulation, and Design, 3rd Ed., 2003.
J. Blake, "Design of wideband frequency synthesizers," RF Design, Vol. 11, pp. 26-32, May 1988.
L. Lascari, "Accurate phase noise prediction in PLL synthesizers," Applied Microwave & Wireless, Vol. 35, pp. 30-38, May 2000.
W. Keese, "An analysis and performance evaluation of passive filter design technique for charge pump PLL's," National Semiconductor Application Note AN-1001, July 2001.
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.