$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Continuous and Accurate PCRAM Current-voltage Model 원문보기

Journal of semiconductor technology and science, v.11 no.3, 2011년, pp.162 - 168  

Jung, Chul-Moon (School of EE., Kookmin Univ.) ,  Lee, Eun-Sub (School of EE., Kookmin Univ.) ,  Min, Kyeong-Sik (School of EE., Kookmin Univ.)

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, we propose a new Verilog-A current-voltage model for multi-level-cell PCRAMs. This model can describe the PCRAM operation not only in full SET and RESET states but also in the partial resistance states. And, 3 PCRAM operating regions of SET-RESET, Negative Differential Resistance, and...

주제어

#Phase-change RAMs   #Verilog-A model   #unified model   #multi-level-cell memories   #PRAMs   #PCRAMs  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

제안 방법

  • In this paper, we propose a new accurate currentvoltage model which can fit well to the measured data not only in full SET and RESET states but also in partial SET and RESET, where the crystal fraction ratio, CX is in between the full SET (CX=1) and RESET (CX=0). And, this model is reliable because one unified equation describes all the operation regions of PCRAM to prevent any numerical discontinuity point that may introduce the convergence problem in the circuit simulation.
본문요약 정보가 도움이 되었나요?

참고문헌 (11)

  1. D. Ielmini et al, "Analysis of phase distribution in phase-change non-volatile memories," IEEE Electron Device Lett., Vol.25, No.7, pp.507-509, July, 2004. 

    상세보기 crossref

  2. F. Bedeschi et al, "A bipolar-selected phase-change memory featuring multi-level cell storage," IEEE Journal of Solid-State Circuits, Vol.44, No.1, pp.217-227, Jan., 2009. 

    상세보기 crossref

  3. Y. Liao et al, "Phase change memory modeling using Verilog-A," Behavioral Modeling and Simulation Conf., pp.159-164, 2007. 

  4. K. Kwong et al, "Verilog-A model for phase change memory simulation," Solid-State and Integrated- Circuit Tech. Conf., pp.492-495, 2008. 

  5. Y. Liao et al, "Temperature-based phase change memory model for pulsing scheme assessment," IEEE Conf. Integrated Circuit Design and Tech., pp.199-202, 2008. 

  6. K. Kwong et al, "Circuit implementation to describe the physical behavior of phase change memory," IEEE Conf. Electron Devices and Solid- State Circuits, pp.1-4, 2008. 

  7. K. Jo et al, "A compact Verilog-A model for multilevel- cell phase-change rams," IEICE Electronics Express, Vol.6, No.19, pp.1414-1420, Oct., 2009. 

    상세보기 crossref

  8. D. Ventrice et al, "A phase change memory compact model for multilevel applications," IEEE Electron Device Lett., Vol.28, No.11, pp.973-975, Nov., 2007. 

    상세보기 crossref

  9. X. Q. Wei et al, "HSPICE macromodel of pcram for binary and multilevel storage," IEEE Trans. Electron Devices, Vol.53, No.1, pp.56-62, Jan., 2006. 

    상세보기 crossref

  10. C. M. Jung et al, "Continous ccurrent-voltage model of multi-level-cell phase-change rams using Verilog-A," in Proc. The 18th Korean Conf. on Semiconductors, pp.569-570, Feb., 2011. 

  11. D. Batas and H. Fiedler, "A memristor SPICE implementation and a new approach for magnetic flux-controlled memristor modeling," IEEE Trans. Nanotechnology, Vol.10, No.2, pp.250-255, Mar., 2011 

    상세보기 crossref
LOADING...

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로