본 논문에서는 0.35 um BCD 공정을 통한 고내압 BCD 소자와 새로운 구조의 BCD 소자를 제작하여 전기적 특성을 분석하였다. 20 V급 BJT 소자, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS 소자의 전기적 특성을 분석하고, 동일 공정을 통해 높은 전류 이득을 갖는 수직/수평형 NPN BJT와 고내압 특성의 LIGBT 소자를 제안하였다. 제안된 수직/수평형 NPN BJT의 항복전압은 15 V, 전류이득은 100으로 측정되었으며, 고내압 특성의 LIGBT의 항복전압은 195 V, 문턱전압은 1.5 V, Vce,sat은 1.65 V로 측정 되었다.
본 논문에서는 0.35 um BCD 공정을 통한 고내압 BCD 소자와 새로운 구조의 BCD 소자를 제작하여 전기적 특성을 분석하였다. 20 V급 BJT 소자, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS 소자의 전기적 특성을 분석하고, 동일 공정을 통해 높은 전류 이득을 갖는 수직/수평형 NPN BJT와 고내압 특성의 LIGBT 소자를 제안하였다. 제안된 수직/수평형 NPN BJT의 항복전압은 15 V, 전류이득은 100으로 측정되었으며, 고내압 특성의 LIGBT의 항복전압은 195 V, 문턱전압은 1.5 V, Vce,sat은 1.65 V로 측정 되었다.
In this paper, the high-voltage novel devices have been fabricated by 0.35 um BCD (Bipolar-CMOS-DMOS) process. Electrical characteristics of 20 V level BJT device, 30/60 V HV-CMOS, and 40/60 V LDMOS are analyzed. Also, the vertical/lateral BJT with the high-current gain and LIGBT with the high-volta...
In this paper, the high-voltage novel devices have been fabricated by 0.35 um BCD (Bipolar-CMOS-DMOS) process. Electrical characteristics of 20 V level BJT device, 30/60 V HV-CMOS, and 40/60 V LDMOS are analyzed. Also, the vertical/lateral BJT with the high-current gain and LIGBT with the high-voltage are proposed. In the experimental results, vertical/lateral BJT has breakdown voltage of 15 V and current gain of 100. The proposed LIGBT with the high-voltage has breakdown voltage of 195 V, threshold voltage of 1.5 V, and Vce, sat of 1.65 V.
In this paper, the high-voltage novel devices have been fabricated by 0.35 um BCD (Bipolar-CMOS-DMOS) process. Electrical characteristics of 20 V level BJT device, 30/60 V HV-CMOS, and 40/60 V LDMOS are analyzed. Also, the vertical/lateral BJT with the high-current gain and LIGBT with the high-voltage are proposed. In the experimental results, vertical/lateral BJT has breakdown voltage of 15 V and current gain of 100. The proposed LIGBT with the high-voltage has breakdown voltage of 195 V, threshold voltage of 1.5 V, and Vce, sat of 1.65 V.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
따라서 본 논문에서는 0.35 um BCD 공정을 통하여 20 V급 BJT, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS (Lateral double diffused MOS)의 제작 및 전기적 특성을 평가하였다. 또한, BJT의 구조적 변경을 통해 수직/수평 두 방향의 전류 경로 (Path)를 갖는 수직/수평형 NPN BJT (Vertical/Lateral NPN Bipolar) 와 LIGBT (Lateral Insulated Gate Bipolar Transistor)의 RESURF (Reduce Surface Field) 구조를 적용한 새로운 구조의 BCD 소자를 제안하였다.
본 논문에서는 0.35 um BCD 공정을 통하여 BCD 공정 흐름소자의 제작 및 전기적 특성을 분석하였으며, 새로운 구조의 BJT, LIGBT를 제안하였다. 그림1에 0.
제안 방법
0.35 um BCD 공정을 통하여 20 V급 BJT, 30/60 V급 HV-CMOS, 40/60 V 급 LDMOS를 제작하여 370 커브 트레이서와 4145B 반도체 파라미터 분석기를 이용하여 전기적 특성을 측정하였으며, 측정된 전기적 특성은 표1.에 나타내었다.
370 커브 트레이서를 이용한 항복 전압과 4145B 반도체 파라미터 분석기를 이용한 전류이득 값을 측정하였다.
BJT의 전기적 특성 요소인 높은 전류이득 (Beta: hFE)을 얻기 위하여 작은 Base 길이와 높은 Emitter 주입효율을 적용하여 제작 하였으며, 전류이득은 출력 전류 대비 입력 전류의 비로 얻을 수 있다.
HV-CMOS는 Drift 길이가 증가함에 따라 온-저항이 증가하고, 드레인 전류가 감소하기 때문에 이를 적용한 제작을 하였다.
LDMOS는 Drift 길이의 증가에 의해 항복전압은 향상되지만 반면 Rsp는 증가하기 때문에 제작 시 절충을 통해 Drift 길이를 적용하여 제작하였다. 그림 2는 40/60 V 급 LDMOS의 VDS-IDS의 특징을 나타내었다.
N-Drift 영역의 플로팅 P-EPI 영역을 삽입한 구조를 제작하여 370 커브 트레이서를 이용한 항복 전압 및 온-저항을, 4145B 반도체 파라미터 분석기를 이용한 문턱전압과 순방향 전도 특성을 판단하는 지표인 Vce,sat을 측정하였다. Vce,sat은 턴-온된 LIGBT의 동작전류밀도가 100 A/cm2가 되는 지점을 말한다.
35 um BCD 공정을 통하여 20 V급 BJT, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS (Lateral double diffused MOS)의 제작 및 전기적 특성을 평가하였다. 또한, BJT의 구조적 변경을 통해 수직/수평 두 방향의 전류 경로 (Path)를 갖는 수직/수평형 NPN BJT (Vertical/Lateral NPN Bipolar) 와 LIGBT (Lateral Insulated Gate Bipolar Transistor)의 RESURF (Reduce Surface Field) 구조를 적용한 새로운 구조의 BCD 소자를 제안하였다. 제안된 소자는 370 커브 트레이서 (370 Curve Tracer)와 4145B 반도체 파라미터 분석기 (4145B Semiconductor Parameter Analyzer)를 이용하여 전기적 특성을 분석 하였다.
본 논문에서는 0.35 um BCD공정을 통한 고내압 20 V급 BJT, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS와 새로운 구조의 수직/수평형 BJT와 RESURF LIGBT를 제작한 후 전기적 특성을 분석하였다. 제작된 0.
또한, BJT의 구조적 변경을 통해 수직/수평 두 방향의 전류 경로 (Path)를 갖는 수직/수평형 NPN BJT (Vertical/Lateral NPN Bipolar) 와 LIGBT (Lateral Insulated Gate Bipolar Transistor)의 RESURF (Reduce Surface Field) 구조를 적용한 새로운 구조의 BCD 소자를 제안하였다. 제안된 소자는 370 커브 트레이서 (370 Curve Tracer)와 4145B 반도체 파라미터 분석기 (4145B Semiconductor Parameter Analyzer)를 이용하여 전기적 특성을 분석 하였다.
고전압 (40∼60 V)을 위하여 Drift 영역에 Deep-Well을 사용하였다. 40 V급 LDMOS는 60 V의 항복전압과 0.6 mΩ-c㎡의 온-저항을 확인하였고, 60 V급 LDMOS는 94 V의 항복전압과 1 mΩ-c㎡의 온저항을 확인하였다.
수직형/수평형 NPN BJT의 전기적 특성을 측정한 결과 항복전압은 15 V, 전류이득은 100으로 측정되었다. 측정 결과 기존 수직형 NPN BJT의 전류이득 값보다 높은 전류이득 값을 확인 하였다.
35 um BCD공정을 통한 고내압 20 V급 BJT, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS와 새로운 구조의 수직/수평형 BJT와 RESURF LIGBT를 제작한 후 전기적 특성을 분석하였다. 제작된 0.35 um BCD 소자들의 항복전압은 100V 이하 급으로 새로운 구조의 수직/수평형 NPN BJT의 항복전압은 15 V, 전류이득은 100으로 측정되었으며, RESURF LIGBT의 항복전압은 195 V, 문턱 전압은 1.5 V, Vce,sat은 1.65 V로 확인 되었다. 새로운 구조의 BJT는 0.
수직형/수평형 NPN BJT의 전기적 특성을 측정한 결과 항복전압은 15 V, 전류이득은 100으로 측정되었다. 측정 결과 기존 수직형 NPN BJT의 전류이득 값보다 높은 전류이득 값을 확인 하였다.
측정된 결과 RESURF LIGBT의 항복전압은 195 V, 문턱전압은 1.5 V, Vce,sat은 1.65 V로 측정 되었다.
후속연구
35 um BCD BJT보다 높은 전류 이득을 가짐으로써, 수십 GHz이상의 고속/고성능 아날로그 회로 구현과 파워 소자의 게이트 구동부로 사용 시 고효율/고성능의 스위칭 회로를 구현할 수 있을 것으로 예상된다. 또한 새로운 구조의 RESURF LIGBT는 0.35 um BCD 공정을 통하여 제작된 BCD 소자들보다 높은 항복전압을 나타내었으며, 이로 인해 Power management IC와 Motor drive IC등의 전력 IC 에 고내압 소자로써 더 높은 활용성을 지닐 것으로 기대된다.
65 V로 확인 되었다. 새로운 구조의 BJT는 0.35 um BCD BJT보다 높은 전류 이득을 가짐으로써, 수십 GHz이상의 고속/고성능 아날로그 회로 구현과 파워 소자의 게이트 구동부로 사용 시 고효율/고성능의 스위칭 회로를 구현할 수 있을 것으로 예상된다. 또한 새로운 구조의 RESURF LIGBT는 0.
질의응답
핵심어
질문
논문에서 추출한 답변
전력 IC 구현이 어려운 이유는 무엇인가?
따라서 이와 같은 요구를 충족시키기 위해 고내압 전력 소자와 이를 제어하는 제어회로를 하나의 칩 위에 구현하는 전력 IC (Power Integrated Circuits)가 중요시 되고 있다. 하지만 전력 소자와 제어회로를 집적시킴으로써 전력 스위치 소자에서 발생하는 잡음과 열 등이 제어회로에 영향을 미치기 때문에 이를 구현하기 위한 공정이 매우 까다롭고 제조비용이 높다. 과거에는 전력소자와 제어회로를 On-Chip화하기 위해 BJT 기술이 주로 사용되었으나, 논리 회로 설계의 복잡성과 높은 전압소비 및 공정 스케일 축소 등의 문제로 인해 한계를 드러냈다.
BCD 공정이란 무엇인가?
과거에는 전력소자와 제어회로를 On-Chip화하기 위해 BJT 기술이 주로 사용되었으나, 논리 회로 설계의 복잡성과 높은 전압소비 및 공정 스케일 축소 등의 문제로 인해 한계를 드러냈다. 따라서 이를 해결하고자 BJT (Bipolar Junction Transistor), CMOS(Complementary MOS), DMOS (Double diffused MOS) 소자를 모두 하나의 칩에 구현하는 BCD (Bipolar-CMOS-DMOS)공정이 개발 되었다[1-2]. BCD 공정의 BJT 소자는 아날로그 회로를 위해 주로 적용되며 CMOS 소자는 디지털 로직 회로에 주로 응용되고 DMOS 소자는 고내압 전력 소자로 사용된다[3].
LDMOS는 어떤 특성을 가지고 있는가?
LDMOS는 Drift 길이의 증가에 의해 항복전압은 향상되지만 반면 Rsp는 증가하기 때문에 제작 시 절충을 통해 Drift 길이를 적용하여 제작하였다. 그림 2는 40/60 V 급 LDMOS의 V DS-I DS의 특징을 나타내었다.
참고문헌 (8)
D. Riccardi et al., "BCD8 form 7V to 70V: a new 0.18 um technology platform to address the evolution of applications towards smart power ICs with high logic contents," ISPSD, pp.73-76, 2007
A. Moscatelli et al., "LDMOS implementation in a 0.35 um BCD technology(BCD6)," ISPSD, pp.419-422, 2004
A. Andreini, C. Contiero, and P.Galbiati, "A new integrated silicon gate technology combining bipolar linear, CMOS logic, and DMOS power parts," IEEE Trans. Electron Devices, Vol.33, pp.2025-2030, 1996
Chen Zhiyong, Huang Qiyu, Gong Dawei, "Introduction of BCD Process," Semiconductor Technology, Vol.31, No.9, pp.641-644, 2006
Udrea, F., "Advanced 3D RESURF devices for power integrated circuits," Semiconductor Conference, CAS 2002 Proceedings. International, Vol.2, pp.229-238, 2002
J. Appels, H. Vaes, J. Verhoeven, "HV thin-layer devices (Resurf devices)," IEDM, pp.238-241, 1979
J. Appels, M. collet, P. Hart, H. Vaes, J. Verhoeven, "Thin-layer HV-devices," Philips Journal Research.35, pp.1-13, 1980
Adriaan W., Ludikhuize, "A Review of RESURF Technology," ISPSD, pp.11-18, 2000
※ AI-Helper는 부적절한 답변을 할 수 있습니다.