[논문]전력전달 및 분배 향상을 위한 Interconnect 공정 기술

오경환; 마준성; 김성동; 김사라은경

doi:10.6117/kmeps.2012.19.3.009

전력전달 및 분배 향상을 위한 Interconnect 공정 기술
Interconnect Process Technology for High Power Delivery and Distribution 원문보기

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.19 no.3, 2012년, pp.9 - 14

오경환 (서울과학기술대학교 글로벌융합산업공학과) , 마준성 (서울과학기술대학교 NID융합기술대학원) , 김성동 (서울과학기술대학교 기계시스템디자인공학과) , 김사라은경 (서울과학기술대학교 NID융합기술대학원)

초록
AI-Helper

전자 소자의 기술이 발달함에 따라 전력은 증가하고, 전압은 낮아지고, 입출력 범프 수가 증가하는 반면, 범프 피치는 크게 줄어들지 못하기 때문에 전력전달과 분배 문제는 점점 심각해지고 있다. 그동안 전력전달 문제를 해결하기 위해선 대부분 회로나 아키텍처 차원에서 에너지를 적게 소모하는 방법을 주로 연구해 왔으나, 최근 회로분야와 동시에 새로운 공정설계를 통해서 전력전달 및 분배를 높이고 발열 문제도 처리하는 interconnect 공정 기술이 중요시 되고 있다.

Abstract ▼ AI-Helper

Robust power delivery and distribution are considered one of the major challenges in electronic devices today. As a technology develops (i.e. frequency and complexity, increase and size decreases), both power density and power supply noise increase, and voltage supply margin decreases. In addition, thermal problem is induced due to high power and poor power distribution. Until now most of studies to improve power delivery and distribution have been focused on device circuit or system architecture designs. Interconnect process technologies to resolve power delivery issues have not greatly been explored so far, but recently it becomes of great interest as power increases and voltage specification decreases in a smaller chip size.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 MANET에서 적용 가능한 전력인지 라우팅 프로토콜을 제안하였다.
본 논문에서는 멀티미디어 ad hoc 네트워크에 적용할 수 있는 적절한 전송지연을 보장하면서 전력소비를 최소화 하는 라우팅 프로토콜을 제안한다.
앞에서 설명한 ABL 범프는 2개 이상의 같은 전력범프를 연결하여 범프 면적을 높이고, 패드 opening 또는 SRO 사이즈를 크게 하여 전력전달과 분배를 높이는데 목적이 있다. Fig.

가설 설정

1. 모든 노드 nj는 Ej = ∞로 초기화 한다.

제안 방법

각 노드의 초기 전력을 100으로 두고 10m 인접한 각 노드간의 단위패킷의 전송에너지가 1이 되도록 상수 k를 조절하였다.
따라서 두 조건을 적절히 조절하여 비록 최적은 아니지만 전력소비를 최소화 하면서 전달지연을 감소할 수 있는 알고리즘을 제안하고 다음에서 알고리즘의 경로탐색과 경로설정 과정을 자세히 설명한다.
따라서 본 논문에서는 최적의 전달지연을 만족하지는 않지만 최소전력과 전달지연문제를 동시에 고려하여 전력소비조건과 전달지연에 대한 허용범위를 두어 비록 최적의 조건을 만족하지는 않지만 최적에 가까운 경로를 탐색하는 휴리스틱을 사용한다.
본 논문에서는 500m×500m의 이차원 평면에 100개의 노드를 무작위로 배치하여 성능평가를 수행하였다.
실험은 300m이상 떨어진 노드가 소스와 목적노드가 되도록 선정하여 경로를 설정하고 단위패킷을 전송하여 에너지를 소모하는 것으로 하여 경로설정을 반복적으로 수행하여 성능평가를 수행하였다.
여기서 eTX, eRX는 각각 전송 에너지 손실과 수신에너지 손실을 나타내고 eAMP는 전파 방출 에너지 손실을 표시하며 n은 상수로 주변상황에 따라 2에서 5의 값을 가지는데 본 논문에서는 문제를 단순화하기 위하여 3으로 고정하여 사용한다.
제안된 프로토콜은 AODV-D와 비교하여 약 70% 정도의 전력을 소모하는 경로를 설정하였다.
제안된 프로토콜은 전력문제와 전송지연을 동시에 고려하였으며 두가지 독립적인 지표에 대하여 지연계수 σ를 통하여 적절한 조정이 가능하도록 구성하였다.
제한된 프로토콜은 전달지연을 고려하였기 때문에 AODV-D와 같이 지수 복잡도를 가지도록 설계되었다.
하지만 에너지 소비와 관련된 지표는 동일한 조건에서 C로 프로그램하여 각 노드의 전력 상태를 조사하였다.

대상 데이터

비교대상의 프로토콜은 전송지연을 고려한 라우팅 프로토콜(AODV-D)[8]과 대역폭을 고려한 전력인지 라우팅 프로토콜(AODV-W)[9]이다.

데이터처리

제안된 프로토콜은 여러 가지 조건에서 기존의 라우팅 방식에 비교하여 성능을 검정하였다.
프로토콜의 동작은 Linux 시스템에서 ns-2를 사용하여 검증하였으며 패킷전송 성공률을 측정하였다.

이론/모형

본 논문에서는 문제를 단순화하기 위하여 전송지연의 여러 항목들 중 hop을 사용하였다.
여기서는 On-Dem and 방식을 사용하여 일정한 전송지연 범위 안에 있는 경로들의 집합을 구하고 여기에서 전력소모가 최소인 경로를 선택한다.

성능/효과

또한, TSV 수가 증가할 경우, TSV를 분산시켜서 배열할 때 IR drop이 낮아지는 것을 볼 수 있고, C4(Controlled collapse chip connection) 범프수의 증가가 TSV 수의 증가보다 IR drop을 줄이는데 더욱 효과적임을 알 수 있다.¹⁾ Fig. 4에서도 전력전달을 위한 TSV는 모여(clustered)있는 경우보다는 분산되어(distributed)있는 경우가 IR drop을 줄이는데 효과적임을 보여주고 있다. 그러나 고성능 고밀도 소형화 추세에 맞추어 전력전달의 문제는 더욱 심각해지고 있고, 최근 전력을 전달하는 전력 범프와 배선이 소자의 전체 전력 시스템의 장애요소가 되고 있다.
2. 만약 노드nj가 소스노드이면 소스노드는 RREP 를 수집한후 모든 RREP 중 E(d,s)가 최소인 경로π(d,s)를 선택한다.
4) 또한 마이크로프로세서의 경우 전력은 증가하고, 전압은 낮아지면서, 범프 피치(pitch)는 transistor와 같은 비율로 줄어들지 못한 반면, 입·출력 범프 수는 증가 추세이기 때문에 전력전달과 분배 문제는 점점 심각해지고 있다.
따라서 제안한 프로토콜은 전달지연을 고려하면서도 전력소비의 측면에서 매우 우수한 것을 알 수 있다.
3에서 TSV의 사이즈가 작아질수록 IR drop이 커지는 것을 볼 수 있고, 이는 적층반도체의 전력 인테그리티(integrity) 문제 해결의 중요성을 나타낸다. 또한, TSV 수가 증가할 경우, TSV를 분산시켜서 배열할 때 IR drop이 낮아지는 것을 볼 수 있고, C4(Controlled collapse chip connection) 범프수의 증가가 TSV 수의 증가보다 IR drop을 줄이는데 더욱 효과적임을 알 수 있다.¹⁾ Fig.
본 논문에서 제안한 라우팅 프로토콜은 멀티미디어 전송에 필수적인 QoS인 대역폭 조건은 만족한다.
시스템 전체에 잔존하는 전력량은 시스템의 수명과 관련된 지표로 AODV-D는 경로설정이 반복되면 타 프로토콜과 비교하여 전력이 급하게 소모 되는 것을 확인할 수 있다.
실험 결과 제안된 알고리즘은 AODV-W에 비교하면 약간 성능이 떨어지지만 AODV-D에 비교하면 우월한 특성을 보인다.
실험결과 제안된 전송지연을 고려한 전력인지 라우팅 프로토콜은, 전송지연을 고려한 프로토콜에 비교하여 약간의 지연손실을 감수하면서 전력소모의 지표에서는 30% 정도의 성능향상을 보였다.
이처럼 전송지연을 고려하지 않은 프로토콜에 근접하는 전력소모지표를 가지면서 전송지연이 매우 우수한 프로토콜인 것을 실험으로 확인하였다.
전송지연을 고려하지 않은 전력인지 프로토콜에 비하면 전력소비지표는 나쁘지만 전송지연지표는 월등히 우월함이 확인되었다.
제안된 프로토콜은 지연계수 σ를 1.5로 하였으며 그림 6과 같이 AODV-D 에 비교하여 매우 우수함을 알 수 있다.
제안된 프로토콜은 지연계수의 설정에 따라 특성을 변형할 수 있으며 지연계수 σ가 클수록 AODVW와 유사하게 동작한다.
즉 제안된 프로토콜은 전송지연의 측면에서 AODV-D 보다는 약간 불리하지만 전력소모 면에서는 확연이 우월함을 확인할 수 있다.

후속연구

더 정교한 전송지연 모델과 허용오차 σ의 변화에 따른 성능평가는 추후 연구과제로 남아있다.
즉 AODV 라우팅에 요구대역폭 W와 전송소비전력 E(s,d)를 고려하는 프로토콜을 사용하였는데, 본 논문에서는 이에 전달 지연 허용계수 δ값을 추가하여 전력인지 라우팅의 전송지연을 일정범위 이내로 제한한다.

질의응답

핵심어	질문	논문에서 추출한 답변
	interconnect 공정 기술은 어떤 역할을 하는가?	그동안 전력기술에 대한 대부분의 연구개발은 소자의 회로(circuit)나 아키텍처(architecture) 차원에서 에너지를 적게 소모하도록 하는 방법이 주를 이루어 왔다.6-10) 그러나 최근 소자의 소형화, 고성능화에 따라 회로 분야의 접근과 동시에 공정을 통해 전력전달을 높이고 발열 문제도 처리하는 interconnect 공정 기술이 관심의 대상이 되고 있다. 하지만 아직까지는 전력전달이나 분배를 위한 공정설계나 interconnect 공정 기술 개발은 매우 미진한 상태이다.
	전력 인테그리티는 어떠한 요소에 영향을 받는가?	이는 공급되는 전압이 줄면서 전압에 대한 직접 소자의 민감도(sensitivity)가 높아지기 때문이다. 전력 인테그리티는 칩(chip)과 패키지(package)를 연결하는 범프, 칩과 패키지내의 배선 라인, 배선 라인과 범프를 연결하는 칩의 패드(pad) opening과 패키지의 SRO(Solder resist opening)에 큰 영향을 받는다. 즉, 전력전달 향상을 위한 공정설계의 해결과제 중 하나는 칩에 직접적 영향을 주는 패키지와 보드의 글로벌 전력전달 시스템과 칩 전력전달 시스템을 동시에 해결할 수 있는 공정 설계를 간구해야 된다는 것이다.
	고밀도 패키징의 성능을 높이기 위해서 패키징 전력 인테그리티를 해결해야 하는 이유는 무엇인가?	또한 전자 소자의 패키징 기술은 지속적으로 많은 pincount를 가진 고밀도 패키징으로 발전하고 있고, 고밀도 패키징의 성능을 높이기 위해서는 전류 급등(surge)에 의한 패키징 전력 인테그리티를 해결해야 하는 문제도 야기되고 있다. 이는 공급되는 전압이 줄면서 전압에 대한 직접 소자의 민감도(sensitivity)가 높아지기 때문이다. 전력 인테그리티는 칩(chip)과 패키지(package)를 연결하는 범프, 칩과 패키지내의 배선 라인, 배선 라인과 범프를 연결하는 칩의 패드(pad) opening과 패키지의 SRO(Solder resist opening)에 큰 영향을 받는다.

참고문헌 (32)

N. H. Khan, S. M. Alam and S. Hassoun, "Power Delivery Design for 3-D ICs Using Different Through-Silicon Via (TSV) Technologies", IEEE Trans. VLSI systems, 19(4), 647 (2011).

상세보기
R. S. List, C. Webb and S. E. Kim, "3D Wafer stacking technology", Proc of AMC, 29 (2002).
R. Plieninger, M. Dittes and K. Pressel, "Modern IC packaging trends and their reliability implications", Microelectron. Reliab., 1868 (2006).
ITRS from http://www.itrs.net
R. Bhooshan and B. P Rao, "Optimum IR Drop Models for Estimation of Metal Resource Requirements for Power Distribution Network", IFIP on VLSI, 292 (2007).
M. Ketkar and E. Chiprout, "A microarchitecture based framework for pre- and post-silicon power delivery analysis", Microarchitecture, 42, 179 (2009).
N. H. Khan, S. M. Alam and S. Hassoun, "System level comparison of power delivery design for 2D and 3D ICs 3D System Integration", IEEE 3DIC, 1 (2009).
B. Amelifard and M. Pedram, "Optimal Selection of Voltage Regulator Modules in a Power Delivery Network", IEEE DAC, 168 (2007).
M. Budnik and K. Roy, "A Power Delivery and Decoupling Network Minimizing Ohmic Loss and Supply Voltage Variation in Silicon Nanoscale Technologies", IEEE Trans. VLSI Systems, 14(12), 1336 (2006).
C. Wang, H. Cheng, C. Chiu, C. Hung and C. Kuo, "Through co-design to optimize power delivery distribution system using embedded discrete de-coupling capacitor", IEEE CPMT, 1 (2010).
J. Sun, J. Q. Lu, D. Giuliano, T. P. Chow, R. J. Gutmann, "3D Power Delivery for Microprocessors and High-Performance ASICs", IEEE APEC, Feb. (2007).
G. Schrom, P. Hazucha, J. Hahn, V. Kursun, D. Gardner, S. Narendra, T. Karnik and V. De, "Feasibility of Monolithic and 3D-Stacked DC-DC Converters for Microprocessors in 90 nm Technology Generation", ISLPED, 263 (2004).
G. Huang, M. Bakir, A. Naeemi and H. Chen, J. Mei, "Power delivery for 3D chip stacks: Physical modeling and design implication", IEEE EPEP, 205 (2007).
M. B. Healy and S. K. Lim, "Distributed TSV Topology for 3-D Power-Supply Networks", IEEE Trans. VLSI systems, 1 (2011).
S. Kim, B. Martell, D. Ayers, S. List, P. Moon and S. Towle, "Thick metal layer integrated process flow to improve power delivery and mechanical buffering", US Patent No. 6, 977, 435 (2005).
A. J. McNamara, Y. Joshi and Z. M. Zhang, "Characterization of nanostructured thermal interface materials", Int. J. Therm. Sci., In Press, Available online, November (2011).
J. Xu and T. S. Fisher, "Enhancement of thermal interface materials with carbon nanotube arrays", Int. J. Heat Mass Transf., 49(9-10), 1658 (2006).

상세보기
A. Hamdan, A. McLanahan, R. Richards and C. Richards, "Characterization of a liquid-metal microdroplet thermal interface material", Exp. Therm. Fluid Sci., 35(7), 1250 (2011).

상세보기
S. N. Paisner, "Nanotechnology and mathematical methods for high-performance thermal interface materials", Global SMT & Packag., 36 (2008).
H. Shin, H. Lee, J. Bang, S. Yoo, S. Jung and K. Kim, "Variation of Thermal Resistance of LED Module Embedded by Thermal Via", J. Microelectron. Packag. Soc., 17(4), 95 (2010).
W. S. Lee, Y. W. Ko, C. S. Yoo, K. C. Kim and J. C. Park, "A Study on the Thermal Behavious of Via Design in the Ceramic Package", J. Microelectron. Packag. Soc., 10(1), 39 (2003).
J. Darabi and K. Ekula, "Development of a chip-integrated micro cooling device", Microelectronics, 34(11), 1067 (2003).

상세보기
Y. M. Hung and Q. Seng, "Effects of geometric design on thermal performance of star-groove micro-heat pipes", Int. J. Heat Mass Transf., 54(5-6), 1198 (2011).

상세보기
J. Vaes, W. Dehaene, E. Beyne and Y. Travaly, "Integration challenges of copper Through Silicon Via (TSV) metallization for 3D-stacked IC integration", Microelectron. Eng., 88(50, 745 (2011).

상세보기
D. Kearney, T. Hilt and P. Pham, "A liquid cooling solution for temperature redistribution in 3D IC architectures", Microelectron., In Press, Available online, June (2011).
F. Schindler-Saefkow, O. Wittler, D. May and B. Michel, "Thermal Management in a 3D PCB Package with Water Cooling", IEEE ESTC, 107 (2006).
R. Hon, S. W. Ricky Lee, S. X. Zhang and C. K. Wong, "Multi-Stack Flip Chip 3D Packaging with Copper Plated Through-Silicon Vertical Interconnection", IEEE EPTC, 384 (2005).
D. Sekar, C. King, B. Dang, T. Spencer, H. Thacker, P. Joseph, M. Bakir and J. Meindl, "A 3D-IC Technology with Integrated Microchannel Cooling", IEEE IITC, 13 (2008).
C. R. King, Jr., J. Zaveri, M. S. Bakir and J. D. Meindl, "Electrical and Fluidic C4 Interconnections for Inter-layer Liquid Cooling of 3D ICs", IEEE ECTC, 1674 (2010).
K. W. Yan, R. W. Johnson, R. Stapleto and K. Ghosh, "Double Bump Flip-Chip Assembly", IEEE Trans. EPM 29(2), 119 (2006).
M. Topper, V. Glaw, P. Coskina, J. Auersperg, K. Samulewicz, M. Lange, C. Karduck, S. Fehlberg, O. Ehrmann and H. Reichl, "Wafer Level Package using Double Balls", Int. Sym. APM, 198 (2000).
B. Keser, B. Yeung, J. White and T. Fang, "Encapsulated double- bump WL-CSP: design and reliability", IEEE ECTC 35 (2001).

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증