[논문]3차원 적층 집적회로에서 구리 TSV가 열전달에 미치는 영향

마준성; 김사라은경; 김성동

doi:10.6117/kmeps.2014.21.3.063

3차원 적층 집적회로에서 구리 TSV가 열전달에 미치는 영향
The Effects of Cu TSV on the Thermal Conduction in 3D Stacked IC 원문보기

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.21 no.3, 2014년, pp.63 - 66

마준성 (서울과학기술대학교 NID 융합기술대학원) , 김사라은경 (서울과학기술대학교 NID 융합기술대학원) , 김성동 (서울과학기술대학교 기계시스템디자인공학과)

초록
AI-Helper

본 연구에서는 3차원 적층 집적회로 구조에서 Cu TSV를 활용한 열관리 가능성에 대해 살펴보았다. Cu TSV가 있는 실리콘 웨이퍼와 일반 실리콘 웨이퍼 후면부를 점열원을 이용하여 가열한 후 전면부의 온도 변화를 적외선 현미경을 이용하여 관찰하였다. 일반 실리콘 웨이퍼의 경우 두께가 얇아지면서 국부적인 고온영역이 관찰됨으로서 적층 구조에서 층간 열문제의 가능성을 확인할 수 있었다. TSV 웨이퍼의 경우 일반 실리콘 웨이퍼보다 넓은 영역의 고온 분포를 나타내었으며, 이는 Cu TSV를 통한 우선적인 열전달로 인한 것으로 적층 구조에서 Cu TSV를 이용한 효과적인 열관리의 가능성을 나타낸다.

Abstract ▼ AI-Helper

In this study, we investigated the effects of Cu TSV on the thermal management of 3D stacked IC. Combination of backside point-heating and IR microscopic measurement of the front-side temperature showed evolution of hot spots in thin Si wafers, implying 3D stacked IC is vulnerable to thermal interference between stacked layers. Cu TSV was found to be an effective heat path, resulting in larger high temperature area in TSV wafer than bare Si wafer, and could be used as an efficient thermal via in the thermal management of 3D stacked IC.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

그러나 발열 연구를 위한 적층 구조의 실험은 제작 공정상의 어려움으로 인해 주로 전산모사를 중심으로 진행되어왔으며, 실험 결과에 대한 발표는 많지 않은 실정이다. 본 연구에서는 Cu TSV를 이용한 thermal via의 구현 가능성에 대해 실험적으로 고찰하고자 하였으며, 이를 위해 Cu TSV의 유무에 따른 실리콘 웨이퍼에서의 열전달의 차이를 적외선 현미경을 이용해 확인하였다.
적층 집적회로 구조에서의 내부 발열 및 이로 인한 열관리 문제에 대한 해결책으로 TSV를 열배출 경로로 사용하는 가능성에 대해 실험적 고찰을 진행하였다. 시편 후면부를 점열원으로 가열한 상태에서 전면부의 온도변화를 적외선 현미경을 이용해 관찰하는 실험을 진행하였으며, 적층 집적회로 구조에서 많이 고려되고 있는 20~80 µm 두께 내외의 실리콘 웨이퍼의 경우 임의의 층에서 발생한 열이 상부 및 하부 층에 영향을 미칠 수 있음을 확인하였다.

가설 설정

2. Effects of backside coating on reflecting IR from the point heat source (a) bare Si wafer (b) commercial IR reflective film (c) Au thin film. Note that temperature scale in each figure is different; (a) 110~158o C (b) 80~140℃ (c) 71~74℃

제안 방법

시편 후면부를 점열원으로 가열한 상태에서 전면부의 온도변화를 적외선 현미경을 이용해 관찰하는 실험을 진행하였으며, 적층 집적회로 구조에서 많이 고려되고 있는 20~80 µm 두께 내외의 실리콘 웨이퍼의 경우 임의의 층에서 발생한 열이 상부 및 하부 층에 영향을 미칠 수 있음을 확인하였다. 또한 Cu TSV를 통해 우선적인 열전달이 일어나는 현상을 통해 향후 TSV를 이용하여 내부의 열을 효과적으로 외부로 방출하는 thermal TSV의 실현 가능성을 확인하였다.
먼저 시편 두께에 따른 열전달 효과를 확인하기 위해 각각 50, 100, 200, 550 µm의 두께를 갖는 실리콘 웨이퍼를 그라인더(Disco 사, DGP8760)를 이용하여 제작하였다.
1의 (d))를 이용하여 팁과 시편과의 안정적인 점접촉을 형성하였다. 세라믹히터와 다이아몬드 팁 부분의 온도차를 열전쌍을 이용하여 측정한 결과 최대 47℃의 온도차가 발생하였으며, 이후 본 논문에서는 세라믹히터 온도를 가열 온도로 표기하였다. 가열 온도별 다이아몬드 팁 온도의 측정결과를 Table 1에 정리하였다.
시편 후면부를 일정 온도의 점열원으로 가열한 상태에서 시편 전면부의 온도변화를 적외선 현미경(FLIR사 SC5000)을 이용하여 측정함으로써 트랜지스터에서 발생한 열이 적층구조에서 주변부로 어떻게 전달되는가를 관찰하였다. 이때 세라믹히터 및 구리구조물에서 발생하는 적외선이 시편 온도 측정에 미치는 영향을 제거하기 위하여 측정시편의 뒷면에 e-beam 증발법을 이용하여 Cr 100 nm/Au 200 nm를 증착하였다.
적층 집적소자 구조에서 TSV가 열전달에 미치는 영향을 알아보기 위해 TSV가 없는 50 µm 두께의 일반 실리콘 웨이퍼와 Cu TSV를 가지는 40 µm 두께의 실리콘 웨이퍼에 대해 열전달 현상을 비교하였다.
적층 집적소자 구조에서 실리콘 웨이퍼를 통한 열전달이 영향을 미치는 층의 두께 및 온도를 살펴보기 위해 우선 일반 실리콘 웨이퍼에 대해 웨이퍼 두께와 가열 온도에 따른 열전달을 관찰하였다. 네 종류(50 µm, 100 µm, 200 µm, 550 µm)의 실리콘 웨이퍼를 50℃, 100℃, 150℃, 200℃로(세라믹히터 설정 온도 기준) 후면부를 가열한 후 전면부의 온도 변화를 적외선 현미경으로 관찰한 결과, 표면 온도는 시편의 두께와 반비례하였으며 가열온도가 높을수록 시편 내부의 온도차가 커졌다.
적층 집적회로 구조에서의 트랜지스터 발열을 모사하기 위해 Fig. 1과 같은 점열원(point heat source)을 제작하였다. 세라믹히터(Fig.
반면 Au 코팅한 (c)의 경우 팁에서 발생하는 적외선이 전혀 검출되지 않는 것을 알 수 있다. 한편 시편의 전면부에는 탄소 분말을 도포함으로써 흑체(black body) 복사 효과를 통해 시편의 온도를 보다 정밀하게 측정하고자 하였으며, 26℃의 항온환경에서 주변 대류의 영향을 최소화한 상태에서 측정함으로써 주변 환경의 영향을 최소화 하였다.

대상 데이터

측정에 사용한 시편으로는 ① 박형 실리콘 웨이퍼, ② Cu TSV를 포함하는 TSV 웨이퍼를 사용하였으며, 각 시편의 단면도를 Fig. 3에 나타내었다. 먼저 시편 두께에 따른 열전달 효과를 확인하기 위해 각각 50, 100, 200, 550 µm의 두께를 갖는 실리콘 웨이퍼를 그라인더(Disco 사, DGP8760)를 이용하여 제작하였다.

이론/모형

시편 후면부를 일정 온도의 점열원으로 가열한 상태에서 시편 전면부의 온도변화를 적외선 현미경(FLIR사 SC5000)을 이용하여 측정함으로써 트랜지스터에서 발생한 열이 적층구조에서 주변부로 어떻게 전달되는가를 관찰하였다. 이때 세라믹히터 및 구리구조물에서 발생하는 적외선이 시편 온도 측정에 미치는 영향을 제거하기 위하여 측정시편의 뒷면에 e-beam 증발법을 이용하여 Cr 100 nm/Au 200 nm를 증착하였다. Au의 경우 반사율이 98% 이상으로 거의 모든 파장대의 적외선을 반사하는 것으로 알려져 있으며, 실제 아무런 처리를 하지 않은 경우 및 상용 적외선 차단 필름(VK30)을 사용한 경우와 비교하였을 때 Fig.

성능/효과

네 종류(50 µm, 100 µm, 200 µm, 550 µm)의 실리콘 웨이퍼를 50℃, 100℃, 150℃, 200℃로(세라믹히터 설정 온도 기준) 후면부를 가열한 후 전면부의 온도 변화를 적외선 현미경으로 관찰한 결과, 표면 온도는 시편의 두께와 반비례하였으며 가열온도가 높을수록 시편 내부의 온도차가 커졌다.
결국 후면부의 점열원에서 발생한 열은 구리 비아를 통해 시편 전체로 빠르게 퍼져나가게 되어, 구리 비아가 없는 일반 실리콘 웨이퍼보다 전체적으로 고온 영역이 증가하게 된다. 본 측정 결과를 통해 구리 비아가 실리콘보다 효과적인 열전달 경로로 작용할 수 있으며, 적층 집적소자 구조에서 내부에서 발생한 열을 빠르게 외부로 전달하여 내부의 과열을 방지하는 중요한 열배출 경로로 이용할 수 있음을 알 수 있다.
적층 집적회로 구조에서의 내부 발열 및 이로 인한 열관리 문제에 대한 해결책으로 TSV를 열배출 경로로 사용하는 가능성에 대해 실험적 고찰을 진행하였다. 시편 후면부를 점열원으로 가열한 상태에서 전면부의 온도변화를 적외선 현미경을 이용해 관찰하는 실험을 진행하였으며, 적층 집적회로 구조에서 많이 고려되고 있는 20~80 µm 두께 내외의 실리콘 웨이퍼의 경우 임의의 층에서 발생한 열이 상부 및 하부 층에 영향을 미칠 수 있음을 확인하였다. 또한 Cu TSV를 통해 우선적인 열전달이 일어나는 현상을 통해 향후 TSV를 이용하여 내부의 열을 효과적으로 외부로 방출하는 thermal TSV의 실현 가능성을 확인하였다.

질의응답

핵심어	질문	논문에서 추출한 답변
	반도체 칩을 3차원으로 적층한 구조는 과열관련 어떠한 문제점이 있는가?	반도체 칩을 3차원으로 적층한 구조에서는 각 칩에서 발생하는 열 또한 3차원으로 적층될 수밖에 없어, 2차원 평면 구조와 비교해서 동일 면적에서 발생하는 열이 적층 수에 비례하여 증가함에 따라 적절한 열관리가 없으면 과열될 가능성이 높다. 특히 3차원 집적회로 적층 시적층된 칩 사이의 간격이 매우 좁아서 이를 통한 냉각 경로를 형성하기가 어려우며 또한 전체 적층 두께를 낮추기 위해 개별 칩이 얇아짐에 따라 발열점(hot spot)의 문제가 심각해지는 어려움이 있다.
	3차원 적층 집적회로는 어떠한 대안으로 주목받는 기술인가?	3차원 적층 집적회로(3D stacked IC)는 기존의 실리콘 웨이퍼 위에서 평면적으로 구현되었던 2차원 집적회로를 칩단위로 3차원으로 쌓아올림으로써 고집적화 및 고성능 화를 꾀하는 기술이다. 이 기술은 최근 반도체 미세화 기술이 물리적, 경제적 한계에 부딪힘에 따라 이를 극복하고 새로운 시장을 창출할 수 있는 대안으로 주목받고 있다. 그러나 기존의 소자를 3차원으로 쌓아올리는데 따른 여러 가지 기술적, 경제적 어려움들이 존재하는데, 그 가운데 열관리(thermal management) 문제는 3차원 적층 집적회로의 성능 뿐 아니라 신뢰성에 직접적인 영향을 끼치는 중요한 부분이다.
	3차원 적층 집적회로란?	3차원 적층 집적회로(3D stacked IC)는 기존의 실리콘 웨이퍼 위에서 평면적으로 구현되었던 2차원 집적회로를 칩단위로 3차원으로 쌓아올림으로써 고집적화 및 고성능 화를 꾀하는 기술이다. 이 기술은 최근 반도체 미세화 기술이 물리적, 경제적 한계에 부딪힘에 따라 이를 극복하고 새로운 시장을 창출할 수 있는 대안으로 주목받고 있다.

참고문헌 (9)

J. H. Lau and G. Tang, "Thermal Management of 3D IC Integration with TSV(Through Silicon Via)", IEEE Proceedings of ECTC, San Diego, 635 (2009).
A. J. McNamara, Y. Joshi and Z. M. Zhang, "Characterization of Nanostructured Thermal Interface Materials: A Review", Int. J. Therm. Sci., 62, 2 (2011).
Jun Xu and T. S. Fisher, "Enhancement of Thermal Interface Materials with Carbon Nanotube Arrays", Int. J. Heat Mass Transfer, 49(9-10), 1658 (2006).

상세보기
M. Park, S. Kim and S. E. Kim, "TSV Liquid Cooling System for 3D Integrated Circuits", J. Microelectron. Packag. Soc., 20(3), 1 (2013).
J. Darabi and K. Ekula, "Development of a Chip-Integrated Micro Cooling Device", Microelectron. J., 34(11), 1067 (2003).

상세보기
B. Sung, "Thermal enhancement of stacked dies using thermal vias", Master thesis, the university of Texas Arlington, (2006).
J. Cong and Y. Zhang. "Thermal via planning for 3-D ICs." IEEE/ACM International Conference on Computer-Aided Design, 745 (2005).
B. K. Yu, M. Y. Kim and T. S. Oh, "Anisotropic Wet-Etching Process of Si Substrate for Formation of Thermal Vias in High-Power LED Packages", J. Microelectron. Packag. Soc., 19(4), 51 (2012).

원문보기 상세보기
H. D. Young, "University Physics", 7th Ed., Table 15-5, Addison Wesley, (1992).

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증