[논문]Cu-Cu 패턴 직접접합을 위한 습식 용액에 따른 Cu 표면 식각 특성 평가

박종명; 김영래; 김성동; 김재원; 박영배

doi:10.6117/kmeps.2012.19.1.039

[국내논문] Cu-Cu 패턴 직접접합을 위한 습식 용액에 따른 Cu 표면 식각 특성 평가
Wet Etching Characteristics of Cu Surface for Cu-Cu Pattern Direct Bonds 원문보기

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.19 no.1, 2012년, pp.39 - 45

박종명 (안동대학교 신소재공학부 청정에너지소재기술연구센터) , 김영래 (서울과학기술대학교 기계설계자동화공학부 및 서울테크노파크) , 김성동 (서울과학기술대학교 기계설계자동화공학부 및 서울테크노파크) , 김재원 (한국기계연구원 나노융합기계연구본부) , 박영배 (안동대학교 신소재공학부 청정에너지소재기술연구센터)

초록
AI-Helper

Cu-Cu 패턴의 직접접합 공정을 위하여 Buffered Oxide Etch(BOE) 및 Hydrofluoric acid(HF)의 습식 조건에 따른 Cu와 $SiO_2$의 식각 특성에 대한 평가를 수행하였다. 접촉식 3차원측정기(3D-Profiler)를 이용하여 Cu와 $SiO_2$의 단차 및 Chemical Mechanical Polishing(CMP)에 의한 Cu의 dishing된 정도를 분석 하였다. 실험 결과 BOE 및 HF 습식 식각 시간이 증가함에 따라 단차가 증가 하였고, BOE가 HF보다 더 식각 속도가 빠른 것을 확인하였다. BOE 및 HF 습식 식각 후 Cu의 dishing도 식각시간 증가에 따라 감소하였다. 식각 후 산화막 유무를 알아보기 위해 Cu표면을 X-선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)를 이용하여 분석 한 결과 HF습식 식각 후 BOE습식 식각보다 Cu표면산화막이 상대적으로 더 얇아 진 것을 확인하였다.

Abstract ▼ AI-Helper

Three-dimensional integrated circuit(3D IC) technology has become increasingly important due to the demand for high system performance and functionality. In this work, BOE and HF wet etching of Cu line surfaces after CMP were conducted for Cu-Cu pattern direct bonding. Step height of Cu and $SiO_2$ as well as Cu dishing after Cu CMP were analyzed by the 3D-Profiler. Step height increased and Cu dishing decreased with increasing BOE and HF wet etching times. XPS analysis of Cu surface revealed that Cu surface oxide layer was partially removed by BOE and HF wet etching treatment. BOE treatment showed not only the effective $SiO_2$ etching but also reduced dishing and Cu surface oxide rather than HF treatment, which can be used as an meaningful process data for reliable Cu-Cu pattern bonding characteristics.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

제안 방법

5, 1, 2, 3, 5분간 습식 식각 하였고, DI water와 vol. 49% HF용액을 20:1비율로 만들어진 HF용액으로 0, 1, 5, 10, 15, 20분간 습식 식각 하였다. 식각 시간에 따른 시험편 표면의 변화를 알아보기 위해 레이저의 굴절률 변화에 따른 파장변화로 시료의 두께를 측정하는 두께 측정기(nano spec) 및 접촉식 3차원 측정기(3D-profiler)로 SiO2와 Cu의 단차와 dishing을 측정하였다.
Ti층 위에 Cu 700 nm를 DC 마그네트론 스퍼터로 증착 후 200 nm 두께의 Cu를 CMP 공정으로 제거하였다. CMP공정 시 조건은 80 RPM으로 폴리싱 패드가 회전하면서 24 kPa의 압력으로 15초간 Cu를 CMP 한 뒤 7초간 over 폴리싱을 진행하였다. CMP공정이 완료된 웨이퍼는 다이싱(dicing) 장비에서 다이아몬드 블레이드로 20 mm× 20 mm의 크기로 조각을 내었다.
본 연구에서는 Cu-Cu 패턴의 직접 접합을 하기 위해서 Buffered Oxide Etch(BOE)용액과 Hydrofluoric acid(HF)용액을 이용하여 SiO₂ 식각을 실시하였으며, 접합시 우수한 공정조건을 확보 하기위해 식각 후 3D-Profiler 및 X-선광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)을 통해 CMP에 의한 Cu dishing 및 Cu 표면 산화막 식각 특성을 평가하였다. 도출된 결과를 통해 BOE, HF 습식 처리 중 Cu-Cu 패턴 접합에 가장 접합한 최적의 조건을 확보하였다.
식각 시간에 따른 시험편 표면의 변화를 알아보기 위해 레이저의 굴절률 변화에 따른 파장변화로 시료의 두께를 측정하는 두께 측정기(nano spec) 및 접촉식 3차원 측정기(3D-profiler)로 SiO2와 Cu의 단차와 dishing을 측정하였다. 습식 식각 후 Cu 표면의 미세구조변화를 관찰하기 위해 주사전자현미경(Scanning electron microscope, SEM)을 이용하여 미세구조를 관찰 하였고, 주 사탐침현미경(Atomic force microscopy, AFM)을 이용하여 표면조도를 측정하였다. 이때, 주사탐침현미경의 표면 측정범위는 10 µm×10 µm 단위면적에서 측정되었다.
49% HF용액을 20:1비율로 만들어진 HF용액으로 0, 1, 5, 10, 15, 20분간 습식 식각 하였다. 식각 시간에 따른 시험편 표면의 변화를 알아보기 위해 레이저의 굴절률 변화에 따른 파장변화로 시료의 두께를 측정하는 두께 측정기(nano spec) 및 접촉식 3차원 측정기(3D-profiler)로 SiO2와 Cu의 단차와 dishing을 측정하였다. 습식 식각 후 Cu 표면의 미세구조변화를 관찰하기 위해 주사전자현미경(Scanning electron microscope, SEM)을 이용하여 미세구조를 관찰 하였고, 주 사탐침현미경(Atomic force microscopy, AFM)을 이용하여 표면조도를 측정하였다.

대상 데이터

CuCu 패턴 접합 공정을 위한 습식 식각 실험의 시험편은 Cu 의 폭/간격이 50 µm/50 µm, 100 µm의 시험편과 50 µm, 100 µm/100 µm의 시험편을 사용하였으며 식각 공정에 대한 모식도를 Fig. 1에 나타내었다.

성능/효과

(b)에서 같이 폭이 50 µm 조건에서는 습식 식각 시간이 증가함에 따른 Cu의 dishing이 감소하는 것을 확인하였고, 폭이 100 µm 조건에서 BOE 습식 식각시 시간에 따라 63.3, 46.8, 39.4, 37.4, 28.3 nm로 측정되었다.
(b)와 같이 HF 용액으로 습식 식각을 했을 경우 Cu의 폭이 50 µm 조건에서 10분 이후 51.67, 101.47, 160.41 nm로 나왔고, Cu의 폭이 100 µm 조건에서 8.87, 98.72, 135.58 nm로 Cu가 드러나는 것을 확인하였다.
(b)와 같이 HF용액으로 식각을 했을 경우 간격이 50 µm 조건에서는 10분 이상 오랜 시간으로 처리를 해야 27.26 nm로 Cu가 드러나게 되었고, 15분 이상 과도하게 식각시 용액에 의해 Cu가 손상되거나 Cu패턴이 사라지는 것을 관찰 할 수 있었다.
20) 본 연구에서 BOE 및 HF 습식 식각 후 Cu 표면 거칠기 값은 50 nm이 하의 값을 만족하였고, Cu dishing 측정값 역시 패턴폭이 50 µm의 조건에서 식각 후 50 nm의 값을 만족하여 접합이 가능할 것이라 예상된다.
9에 나타내었다. AFM 측정 결과 BOE 처리 후 Ra(Roughness averge)값은 각각 39.3, 18.6, 20, 25.3, 24.3, 20.2 nm이고, RMS(Roughness Means Square) 값은 각각 85.7, 24, 26, 33, 35, 26.4 nm로 측정되었다. HF 처리 한 경우 Ra값은 각각 39.
BOE 0.5, 1, 2, 3, 5분 시간에 따른 SiO₂의 식각은 각각 59.1, 98.1, 192.5, 263.2, 441.5 nm로 측정 되었고 HF 1, 5, 10, 15, 20분 습식 식각에 따른 단차는 각각 25.8, 80.9, 139.8, 199.4, 264.6 nm로 측정되었다. 두 용액에 대한 식각율은 BOE용액 86.
의 식각 특성을 평가 하여 다음과 같은 결론을 얻었다. BOE와 HE용액의 식각 시간이 증가함에 따라 Cu와 SiO₂의 단차가 증가하였고, 두 용액 중 시간에 따른 식각 속도와 Cu에 대한 선택비는 BOE용액이 더 우수하였다. CMP에 의한 Cu의 dishing 도 감소하였으며, Cu의 폭이 50 µm인 조건에서 BOE 2분, HF 10분 식각 시 dishing이 50 nm이하로 감소하였다.
BOE처리 시 패턴 간격에 대한 영향은 미비하였으나, 간격이 50 µm 조건에서 습식 식각 1분 이후 64.9, 55.2, 43.9, 38.9, 28.6 nm가 나왔으며, 간격이 100 µm 조건에서 63.3, 46.8, 39.4, 37.3, 28.3 nm로 식각 시간이 증가함에 따라 Cu의 dishing이 감소하는 것을 관찰하였고, 5분 이상 처리를 했을 시 Cu의 손상에 의한 dishing 측정이 불가능하게 되었다.
습식 식각을 함으로써 Cu 표면 미세구조에서 잔여물이 사라지고 표면 거칠기도 감소하였지만 식각 시간에 따른 표면 거칠기 값의 유의차가 크게 변화하지는 않았다. XPS 분석을 통하여 Cu표면의 산소량을 측정한 결과 습식 식 각한 조건의 Cu표면이 상대적으로 얇은 층이 있을 것이라고 판단된다. 이에 따라 SiO₂에 대한 식각은 HF용액 보다는 선택적으로 공정 조절이 쉽고, 식각 용액에 의한 Cu 의 손상이 적은 BOE가 식각 특성이 우수하다고 판단된다.
10은 Cu 표면으로부터 Ar 이온으로 스퍼터하여 XPS depth profile 분석을 실시하였다. 그 결과 스퍼터 시간에 따라 Cu, O, C, Si원소 함유량을 나타내었다. Fig.
식각을 실시하였으며, 접합시 우수한 공정조건을 확보 하기위해 식각 후 3D-Profiler 및 X-선광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)을 통해 CMP에 의한 Cu dishing 및 Cu 표면 산화막 식각 특성을 평가하였다. 도출된 결과를 통해 BOE, HF 습식 처리 중 Cu-Cu 패턴 접합에 가장 접합한 최적의 조건을 확보하였다.
동일한 측정범위 내에서 습식 처리를 하지 않은 경우에는 산소량이 많이 검출되었지만, BOE 2분 또는 HF 10분 처리 이후에는 산소량이 감소한 것으로 보아 습식 처리한 시험편의 Cu표면에 상대적으로 얇은 산화막층이 있을 것이라고 판단된다. 이전 실험⁹⁾ 결과에 의하면, CMP 를 하지 않은 Cu 박막에서 Cu 표면을 표면 및 depth로 XPS 분석한 결과 Cu₂O 또는 CuO가 같이 검출이 되었으며, HF & H₂SO₄로 Cu 표면을 습식전처리 후 상대적으로 CuO의 양이 감소한다고 보고된바 있다.
6 nm로 측정되었다. 두 용액에 대한 식각율은 BOE용액 86.4 nm/min, HF용액 12.8 nm/min이 나왔으며, 7(BOE):1(HF)비율로 BOE용액이 HF용액에 비해 SiO₂의 식각율 및 Cu에 대한 선택비도 우수하였다. SiO₂식각시 일반적으로 HF용액은 반응속도가 빠르며 강력하지만 반응이 HF를 소모하여 식각 시간에 따라 식각율이 감소한다고 알려져 있다.
4 nm로 측정되었다. 표면조도 측정 결과 식각 후 Cu표면의 평균 거칠기와 표준편차가 감소하였지만 식각 시간에 따라서 큰 변화는 나타나지 않았고, HF용액이 BOE용액보다 거칠 기가 더 많이 감소하는 것을 확인하였다. Cu-Cu 직접접합시 CMP에 의한 Cu 표면의 균일도는 최소 50 nm이하가 되어야 접합이 가능하며, 좋은 접합 특성을 얻기 위해서 10 nm이하를 요구한다고 보고되었다.

질의응답

핵심어	질문	논문에서 추출한 답변
	Through Silicon Via 기술은 무엇인가?	최근 스마트폰, 노트북 및 타블렛 PC 등 휴대기기의 급속한 고성능화, 경박단소화 패키징 방법이 요구 되고 있다. Through Silicon Via(TSV) 기술은 실리콘 웨이퍼를 수십 마이크로미터 두께로 얇게 만든 칩에 직접 구멍을 뚫고 동일한 칩을 수직으로 적층해 관통 전극으로 연결하는 3차원 System-in-Package(SiP) 방법으로 기존의 패키지에 비해 제한된 면적 내에 많은 소자를 만들고, 부피와 무게를 최소화 할 수 있고, 고성능 및 전력소모를 줄일 수있는 장점이 있어 최근 활발히 연구 되고 있다.1-4) 3차원 SiP 구조에서 칩과 칩을 연결하는 금속 접합 방법으로 Cu-Solder-Cu 접합 방법이 널리 이용되고 있다.
	Cu-Solder-Cu 접합 방법의 한계점은?	1-4) 3차원 SiP 구조에서 칩과 칩을 연결하는 금속 접합 방법으로 Cu-Solder-Cu 접합 방법이 널리 이용되고 있다. 하지만 Cu 와 솔더 사이에서는 Cu6Sn5, Cu3Sn 과 같은 금속간화합물(Intermatallic compound, IMC)과 커켄달 보이드 (Kirkendall void, KV)가 형성되어 기계적, 전기적 신뢰성을 떨어트리는 요인이 된다.5-7) B.
	3차원 SiP 구조에서 칩과 칩을 연결하는 금속 접합 방법은 무엇이 널리 이용되고 있는가?	Through Silicon Via(TSV) 기술은 실리콘 웨이퍼를 수십 마이크로미터 두께로 얇게 만든 칩에 직접 구멍을 뚫고 동일한 칩을 수직으로 적층해 관통 전극으로 연결하는 3차원 System-in-Package(SiP) 방법으로 기존의 패키지에 비해 제한된 면적 내에 많은 소자를 만들고, 부피와 무게를 최소화 할 수 있고, 고성능 및 전력소모를 줄일 수있는 장점이 있어 최근 활발히 연구 되고 있다.1-4) 3차원 SiP 구조에서 칩과 칩을 연결하는 금속 접합 방법으로 Cu-Solder-Cu 접합 방법이 널리 이용되고 있다. 하지만 Cu 와 솔더 사이에서는 Cu6Sn5, Cu3Sn 과 같은 금속간화합물(Intermatallic compound, IMC)과 커켄달 보이드 (Kirkendall void, KV)가 형성되어 기계적, 전기적 신뢰성을 떨어트리는 요인이 된다.

참고문헌 (21)

R. R. Tummala, Fundamentals of Microsystems Packaging, pp.612-656, McGraw-Hill, New York (2001).
Y. Liu, "Trends of power semiconductor wafer level packaging", Microelectronics Reliability 50, 514 (2010).

상세보기
H. Shimaamoto, "Technical Trend of 3D Chip Stacked Previous Term MCP/SIP Next Term In", Proc. 57th Electronic Components and Technology Conference (ECTC), Nevada, IEEE Components, Packaging and Manufacturing technology Society (CPMT) (2007).
M. Y. Kim and T. S. Oh, "Formation of Sn Through-SiliconVia and Its Interconnection Process for Chip Stack Packages", Kor. J. Met. Mater., 48, 557 (2010).
K. Tanida, M. Umemoto, N. Tanaka, Y. Tomita and K. Takahashi, "Micro Cu Bump Interconnection on 3D Chip Stacking Technology", Jap. J. Appl. Phys., 43, 2264 (2004).

상세보기
B. H. Lee, J. Park, S. J. Jeon, K. W. Kwon and H. J. Lee, "A Study on the Bonding Process of Cu Bump/Sn/Cu Bump Bonding Structure for 3D Packaging Applications", J. Electrochem. Soc., 157, H420 (2010).

상세보기
Y. S. Lai, Y. T. Chiu and J. Chen, "Electromigration Reliability and Morphologies of Cu Pillar Flip-Chip Solder Joints with Cu Substrate Pad Metallization", J. Electron. Mater., 37, 1624 (2008).

상세보기
J. Y. Kim, J. Yu and S. H. Kim, "Effects of sulfide-forming element additions on the Kirkendall void formation and drop impact reliability of Cu/Sn-.3.5Ag solder joints", Acta Materialia., 57, 5001 (2009).

상세보기
J. W. Kim, M. H. Jeong, E. J. Jang and Y. B. Park, "Effect of $HF&H_{2}SO_{4}$ Pretreatment on Interfacial Adhesion Energy of Cu-Cu Direct Bonds", Microelectronic Engineering, 89, 42 (2012).

상세보기
C. S. Tan and R. Rief, "Observation of interfacial void formation in bonded copper layers", Appl. Plysics letter, 87, 201909 (2005).

상세보기
J. W. Kim, M. H. Jeong, E. Carmak, B. Kim and T. Matthias, "Cu Thickness Effects on Bonding Characteristics in Cu-Cu Direct Bonds", J. Microelectron. Packag. Soc., 17(4), 61 (2010).
E. J. Jang, S. M. Hyun, H. J. Lee and Y. B. Park, "Effect of Wet Pretreatment on Interfacial Adhesion Energy of Cu-Cu Thermocompression Bond for 3D IC Packages", J. Electron. Mat., 38, 12 (2009).
E. J. Jang, J. W. Kim, B. Kim, T. Matthias, H. J Lee, S. Hyun and Y. B. Park, "Effect of $N_{2}+H_{2} $ Forming Gas Annealing on the Interfacial Bonding Strength of Cu-Cu thermo-compression Bonded Interfaces", J. Microelectron. Packag. Soc., 16(3), 1 (2009).
P. Gueguen, C. Ventosa, L. D. Cioccio, H. Moriceau, F. Grossi, M. Rivoire, P. Leduc and L. Clavelier, "Physics of direct bonding: Applications to 3D heterogeneous or monolithic integration", Microelectronic Engineering, 87, 477 (2010).

상세보기
A.G. Andreou and J. Wang, "Wet Etching", 520/530/580.495 Microfabrication Laboratory and 520.773 Advanced Topics in Fabrication and Microengineering from http://users.encs.concordia. ca/-kabir/ELEC422.
L. Fuller, "Wet Etch for Microelectronics", Rochester Institute of Technology Microelectronic Engineering, (April. 10, 2008) from http://people.rit.edu/lffeee/wet_etch.
W. M. Moreau, Semiconductor Lithography; Principles, Practices and Materials, pp.668-671, Plenum Press, New York (1988).
D. William and G. David, "Materials Science and Engineering", 8th Ed., pp.102-104, WILEY, New York (2011).
T. Doi, T. Kasai and T. Nakagawa, "반도체 평탄화 CMP 기술", 2nd Ed., pp.183-184 bookshill, Korea (2003)
H. G. Anh, "3D Intergration by Cu-Cu Bonding with Wafer", TSV 3D Packaging Technology Workshop/ SEMI Packaging Tutorial 2010, Kangnam University, The Korean Microelectronics and Packaging Society (2010)
D. P.R. Thanu, N. Venkataraman and S. Raghavan and O.Mahdavi, "Dilute HF Solutions for Copper Cleaning during BEOL Processes: Effect of Aeration on Selectivity and Copper Corrosion", J. Electrochem. Soc., 25, 109 (2009).

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증