임베디드 시스템의 저장매체 시장에서 플래시 메모리가 점유율을 높여나가고 시스템 내에서 대부분의 면적을 차지하게 되면서, 시스템 신뢰도에 무거운 영향을 미치고 있다. 플래시 메모 리는 셀 배열구조에 따라 NOR/NAND-형으로 나뉘어져 있고 플로팅 게이트 셀의 Reference 전압의 갯수 따라 SLC(Single Level Cell)와 MLC(Multi Level Cell)로 구분된다. NAND-형 플래시 메모리는 NOR-형에 비해 속도는 느린 편이지만 대용량화가 쉽고 가격이 저렴하다. 또한 MLC NAND-형 플래시 메모리는 대용량 메모리의 수요가 급격히 높아진 모바일 시장의 영향으로 멀티미디어 데이터 저장의 목적으로 널리 채용되고 있다. 이에 따라 MLC NAND-형 플래시 메모리의 신뢰성을 보장하기 위해 고장 검출 테스팅의 중요도 커지고 있다. 전통적인 RAM에서부터 SLC 플래시 메모리를 위한 테스팅 알고리즘은 많은 연구가 있었고 많은 고장을 검출해 내었다. 하지만 MLC 플래시 메모리의 경우 고장검출을 위한 테스팅 시도가 많지 않았기 때문에 본 논문은 SLC NAND-형 플래시 메모리에서 제안된 기법을 확장한 MLC NAND-형 플래시 메모리를 위한 고장검출 알고리즘을 제안하여 이러한 차이를 줄이려는 시도이다.
임베디드 시스템의 저장매체 시장에서 플래시 메모리가 점유율을 높여나가고 시스템 내에서 대부분의 면적을 차지하게 되면서, 시스템 신뢰도에 무거운 영향을 미치고 있다. 플래시 메모 리는 셀 배열구조에 따라 NOR/NAND-형으로 나뉘어져 있고 플로팅 게이트 셀의 Reference 전압의 갯수 따라 SLC(Single Level Cell)와 MLC(Multi Level Cell)로 구분된다. NAND-형 플래시 메모리는 NOR-형에 비해 속도는 느린 편이지만 대용량화가 쉽고 가격이 저렴하다. 또한 MLC NAND-형 플래시 메모리는 대용량 메모리의 수요가 급격히 높아진 모바일 시장의 영향으로 멀티미디어 데이터 저장의 목적으로 널리 채용되고 있다. 이에 따라 MLC NAND-형 플래시 메모리의 신뢰성을 보장하기 위해 고장 검출 테스팅의 중요도 커지고 있다. 전통적인 RAM에서부터 SLC 플래시 메모리를 위한 테스팅 알고리즘은 많은 연구가 있었고 많은 고장을 검출해 내었다. 하지만 MLC 플래시 메모리의 경우 고장검출을 위한 테스팅 시도가 많지 않았기 때문에 본 논문은 SLC NAND-형 플래시 메모리에서 제안된 기법을 확장한 MLC NAND-형 플래시 메모리를 위한 고장검출 알고리즘을 제안하여 이러한 차이를 줄이려는 시도이다.
As the flash memory has increased the market share of data storage in imbedded system and occupied the most of area in a system, It has a profound impact on system reliability. Flash memory is divided NOR/NAND-type according to the cell array structure, and is classified as SLC(Single Level Cell)/ML...
As the flash memory has increased the market share of data storage in imbedded system and occupied the most of area in a system, It has a profound impact on system reliability. Flash memory is divided NOR/NAND-type according to the cell array structure, and is classified as SLC(Single Level Cell)/MLC(Multi Level Cell) according to reference voltage. Although NAND-type flash memory is slower than NOR-type, but it has large capacity and low cost. Also, By the effect of demanding mobile market, MLC NAND-type is widely adopted for the purpose of the multimedia data storage. Accordingly, Importance of fault detection algorithm is increasing to ensure MLC NAND-type flash memory reliability. There are many researches about the testing algorithm used from traditional RAM to SLC flash memory and it detected a lot of errors. But the case of MLC flash memory, testing for fault detection, there was not much attempt. So, In this paper, Extend SLC NAND-type flash memory fault detection algorithm for testing MLC NAND-type flash memory and try to reduce these differences.
As the flash memory has increased the market share of data storage in imbedded system and occupied the most of area in a system, It has a profound impact on system reliability. Flash memory is divided NOR/NAND-type according to the cell array structure, and is classified as SLC(Single Level Cell)/MLC(Multi Level Cell) according to reference voltage. Although NAND-type flash memory is slower than NOR-type, but it has large capacity and low cost. Also, By the effect of demanding mobile market, MLC NAND-type is widely adopted for the purpose of the multimedia data storage. Accordingly, Importance of fault detection algorithm is increasing to ensure MLC NAND-type flash memory reliability. There are many researches about the testing algorithm used from traditional RAM to SLC flash memory and it detected a lot of errors. But the case of MLC flash memory, testing for fault detection, there was not much attempt. So, In this paper, Extend SLC NAND-type flash memory fault detection algorithm for testing MLC NAND-type flash memory and try to reduce these differences.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 “00”, “01”, “10”, “11”의 셀 상태에 대한 이해를 돕기 위해 A, B, C, D의 상태들로 표현한다.
NAND-형 플래시 메모리는 기존 저장장치에 비해 빠른 속도와 저전력 등의 이유로 품질향상을 위한 연구가 계속되고 있다. 본 논문에서는 대용량화가 용이하고 생산단가가 저렴해 많은 보급이 늘어나고 있으며 신뢰도 측면에서 중요한 역할을 차지하는 MLC NAND-형 플래시 메모리의 구조적 특성에 맞춰 고장을 검출할 수 있도록, 기존의 SLC에서 제안되었던 패턴을 MLC NAND-형 플래시 메모리를 위해 확장하였다. 고장진단을 위해 필요한 본 논문의 고장검출 알고리즘은, 기존에 제안된 기법의 장점을 그대로 수용하고 MLC NAND-형 플래시 메모리에도 사용할 수 있도록 함으로써 메모리로 인한 컴퓨팅 시스템 신뢰도를 검증할 수 있을 것으로 기대된다.
MLC 플래시 메모리가 발명된 후에, 마치 알고리즘을 이용하여 MLC 배열을 테스트하거나 진단한 시도는 직접적 SLC의 방식이 적용되지 않으므로 많지 않다. 본 논문은 복잡한 MLC 고장 테스팅과 진단 문제에 대한 간단한 해결책 제안으로 이런 차이를 줄여나가려는 시도이다.
가설 설정
“A”, “B”, “C”, “D”에 대한 읽기 및 프로그램의 동작 속도는 같다고 가정하였다.
제안 방법
MLC NAND 테스트 Pattern 을 이용하여 MLC NAND-형 플래시 메모리를 테스트하기 위해서 전통적으로 테스팅에 주로 쓰이는 마치 테스트 알고리즘을 제안한다. 오퍼레이션 중 rD(rC, rB, rA)는 페이지로부터 “D”(“C”, “B”, “A”)을 읽는 것이고 wD(wC, wB, wA)는 페이지 단위로 “D”(“C”, “B”, “A”)을 쓰기 작업이 이루어지며, MLCNAND(x)는 MLCNAND(A-B), MLCNAND(A-C), MLCNAND(A-D), MLCNAND(B-C), MLCNAND(B-D), MLCNAND(C-D) 등 MLCNAND 마치 패턴에 따라 바뀌며 비트패턴을 페이지 단위로 읽거나 쓰게 한다.
Ⅱ장에서는 NAND-형 플래시 메모리의 셀 구조와 배열 구조에 따른 특성을 분석하고, 기존의 SLC NAND-형 플래시 메모리의 고장유형을 살펴본다. MLC 플래시 메모리의 구조와 오퍼레이션의 차이를 소개하고 MLC NAND-형 플래시 메모리에 맞도록 변경된 패턴과 마치 알고리즘을 제안한다. Ⅲ장에서는 제안한 마치 알고리즘의 복잡도와 함께 고장 진단 시간을 평가하고, 마지막으로 Ⅳ장에서는 제시한 MLC NAND-형 플래시메모리를 위한 고장검출 테스트알고리즘의 연구결과를 종합하여 결론을 맺는다.
이러한 모든 기여 중에서 몇 가지, [9], [10], [11] 내 디자인의 온칩(On-Chip) 테스팅에 용이하도록 되어 있다. 최종적으로, [12]는 SLC 플래시의 교란 고장을 모두 진단하고 구별하는 대각선(Diagonal) 알고리즘을 제안하였다. 이런 모든 알고리즘들은 오직 2개의 상태 (“0”과 “1”)에 대해서만 고려되어 있다.
데이터처리
제안한 MLC NAND-March(x) 알고리즘의 복잡도를 계산한다.
이론/모형
알고리즘 복잡도를 구한 후에는 고장 진단 시간을 산출할 수 있다. [17]에서 발표된 2Mbit 플래시 배열의 이론적인 수치를 바탕으로 계산하였다. 각 동작에 소요되는 시간은 각각 “r” = 1.
성능/효과
TF가 있는 경우에도 “A”, “B”, “D”간의 상태변화가 모두 일어나는 과정을 거치기 때문에 (단, “D”를 제외한 모든 상태는 “D”를 거쳐야 다른 값으로 전환이 가능하다) 이를 보고 검출할 수 있다. 여덟번째 마치엘리먼트까지 진행되면서 셀 값이 기대한 값이 아닌, 직전의 WL이나 BL에서 검출되었던 값이 계속 검출되면 SOF임을 알 수 있다.
제안한 알고리즘은 MLC NAND-형 플래시 메모리에 적용하기 위한 시도로써 다소 이론적인 성격이 강하다. 향후에는 더욱 많은 고장을 검출하고 복잡도를 줄여나가는 연구가 필요하며 더욱 많은 시도가 이루어질 수 있도록 범용적인 시뮬레이터의 연구도 필요하다.
이 중 [15]에서는 NAND-형 플래시 메모리의 특성을 고려하고 효과적으로 에러를 검출할 수 있는 NAND 마치 패턴과 NAND 마치 알고리즘을 제안하였다. 제안한 알고리즘은 기존보다 50%이상의 시간적 성능향상을 보여주었다. 표 1은 플래시 메모리에서 발생할 수 있는 고장 유형을 나타내고 있다.
후속연구
본 논문에서는 대용량화가 용이하고 생산단가가 저렴해 많은 보급이 늘어나고 있으며 신뢰도 측면에서 중요한 역할을 차지하는 MLC NAND-형 플래시 메모리의 구조적 특성에 맞춰 고장을 검출할 수 있도록, 기존의 SLC에서 제안되었던 패턴을 MLC NAND-형 플래시 메모리를 위해 확장하였다. 고장진단을 위해 필요한 본 논문의 고장검출 알고리즘은, 기존에 제안된 기법의 장점을 그대로 수용하고 MLC NAND-형 플래시 메모리에도 사용할 수 있도록 함으로써 메모리로 인한 컴퓨팅 시스템 신뢰도를 검증할 수 있을 것으로 기대된다. 또한 MLC NAND-형 플래시 메모리의 수율향상에도 기여할 수 있을 것이다.
고장진단을 위해 필요한 본 논문의 고장검출 알고리즘은, 기존에 제안된 기법의 장점을 그대로 수용하고 MLC NAND-형 플래시 메모리에도 사용할 수 있도록 함으로써 메모리로 인한 컴퓨팅 시스템 신뢰도를 검증할 수 있을 것으로 기대된다. 또한 MLC NAND-형 플래시 메모리의 수율향상에도 기여할 수 있을 것이다.
제안한 알고리즘은 MLC NAND-형 플래시 메모리에 적용하기 위한 시도로써 다소 이론적인 성격이 강하다. 향후에는 더욱 많은 고장을 검출하고 복잡도를 줄여나가는 연구가 필요하며 더욱 많은 시도가 이루어질 수 있도록 범용적인 시뮬레이터의 연구도 필요하다.
질의응답
핵심어
질문
논문에서 추출한 답변
플래시 메모리들의 프로그램 교란에 대한 테스트 방법으로 가장 효과적인 알고리즘은 무엇인가?
전통적인 단일-레벨 셀(Single Level Cell) 플래시 메모리들은 프로그램 교란에 의해 대부분 영향을 받으며, 테스트 방법은 주로 마치 테스트가 중점적으로 채택되고 있다. 가장 효과적인 고장 모델과 테스팅 알고리즘은 [5], [6], [7]에서 마치(march)-like 알고리즘으로 SRAM과 DRAM 테스팅 알고리즘으로부터 확장제안 되었다. [8]에서 제안된 고장 시뮬레이터는 고장 범위 및 테스트 어플리케이션 시간 측면에서 가장 효과적인 의사-마치 알고리즘 중의 하나이다.
플래시 메모리의 특징은 무엇인가?
플래시 메모리는 모바일 장치와 매스 스토리지 산업에서 중요한 부분을 차지하고 있다. 비휘발성, 갱신가능, 저비용, 저전력, 높은 신뢰도와 고속 등의 특징은 플래시를 매우 매력적인 반도체 메모리로 만들었다. 역사적으로, 1 bit를 저장하기 위해 하나의 트랜지스터가 필요하다.
플래시 셀의 고장을 검출하기 위한 읽기/쓰기 오퍼레이션을 채용하는 전통적인 알고리즘에는 무엇이 있는가?
Flash-March[5], EF[6]와 March-FT[7]과 같은 전통적인 알고리즘들은 성공적으로 플래시 셀의 고장을 검출하기 위한 읽기/쓰기 오퍼레이션을 채용하였다. [3]에서 제안된 감지 스키마는 기준 전류에 대한 배열 셀 전류를 비교하여 멀티 레벨을 감지하는 효과적인 수단이다.
참고문헌 (17)
A. Fazio, et al., Intel Strata Flash Memory Technology Overview. http://www.intel.com/design/flash.
M. Bauer et al. "A Multi-level Cell 32Mb Flash Memory.," In Proceedings of 42nd International Solid-State Circuits Conference, pp 132-133, Feb 1995.
D. Elmhurst and M. Goldman, "A 1.8V 128 Mb 125 MHz Multilevel Cell Flash Memory With Flexible Read While Write," IEEE Journal of Solid State Circuits, 38(11):1929-1933, November 2003.
M. Okhawa et al., "A 98mm2 3.3V, 64Mb Flash Memory with FN-NOR Type 4-Level Cell," In Proceedings of 43rd International Solid-State Circuits Conference, pp 36-37, February 1996.
M. G. Mohammed and K. K. Saluja, "Flash Memory Disturbances: Modeling and Test," Proceedings of 19th VLSI Test Symposium, 2001, pp 218-224, April 2001.
M. G. Mohammad, K. K. Saluja, and A. Yap, "Testing Flash Memories," In Proceedings of Thirteenth Int'l Conference on VLSI Design, pp 406-411, 2000.
J. Yeh, C. et al, "Flash Memory Built-In Self Test Using March- Like Algorithms," In Proceedings of the First IEEE Intl. Workshop on Electronic Design, Test and Applications, pp 137-141, 2002.
K. L. Cheng, J. C. Yeh, C. W. Wang, C.T. Huang, and C. W. Wu, "RAMSES-FT: A Fault Simulator for Flash Memory Testing and Diagnostics," In Proceedings of 20th IEEE VLSI Test Symposium, pp 281-286, 2002.
C. T. Huang, J. C. Yeh, Y. Y. Shih, R. F. Huang, and C. W. Wu, "On Test and Diagnostics of Flash Memories," In Proceedings of 13th Asian Test Symposium, pp 260-265, November 2004.
C. L. Su, R. F. Huang, and C. W. Wu, "A Processor-Based Built-In Self-Repair Design for Embedded Memories," In Proceedings of 12th Asian Test Symposium, pp 366-371, November 2003.
Y. Horng, J. Huang, and T. Chang, "March Test and On-Chip Test Circuit of Flash Memories," In Proceedings of 43rd Midwest Symposium on Circuits and Systems, volume 1, pp 128-131, August 2000.
S. K. Chiu, J. C. Yeh, C. H. Huang, and C. W. Wu, "Diagonal Test and Diagnostic Schemes for Flash Memories," In Proceedings of International Test Conference, pp 37-46, 2002.
Yu-Ying Hsiao, Chao-Hsun Chen, and Cheng-Wen Wu, "Built-In Self-Repair Schemes for Flash Memories", IEEE Transactions on computer-aided design of integrated circuits and systems, Vol. 29, No. 8, August 2010.
Pavan P, Bez R, Olivo P, Zanoni E. "Flash memory cells-.an overview," Proc IEEE 1997;85(8):1248-71
Advantech, Comparing SLC and MLC Flash Technologies and Structure, September, 2009.
S. K. Chiu, J. C. Yeh, C. H. Huang, and C. W. Wu, "Diagonal Test and Diagnostic Schemes for Flash Memories," In Proceedings of International Test Conference, pp 37-46, 2002.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.