본 논문에서는 CMOS 기반의 BJT 제작에 있어서 일반적인 BJT 구조에 비해 정합특성이 우수한 새로운 BJT 구조를 제안하고, 특성을 비교 분석하였다. 새로운 정합 구조가 기존의 정합 구조에 비해 콜렉터 전류 밀도$J_C$는 0.361% 감소하였고, 전류이득 ${\beta}$는 0.166% 증가하여 큰 차이가 보이지 않았지만, 소자 면적이 10% 감소했으며, 콜렉터 전류($A_{Ic}$)와 전류이득($A_{\beta}$)의 정합 특성이 각각 45.74%, 38.73% 향상되었다. 이와 같이 정합특성이 개선된 주 이유는 쌍으로 형성된 BJT 소자들의 에미터 간의 거리가 감소한 것이라고 생각되며, deep n-well 저항의 표준편차 값이 다른 저항들에 비해 큰 것으로부터 간접적으로 증명이 된다고 여겨진다.
본 논문에서는 CMOS 기반의 BJT 제작에 있어서 일반적인 BJT 구조에 비해 정합특성이 우수한 새로운 BJT 구조를 제안하고, 특성을 비교 분석하였다. 새로운 정합 구조가 기존의 정합 구조에 비해 콜렉터 전류 밀도 $J_C$는 0.361% 감소하였고, 전류이득 ${\beta}$는 0.166% 증가하여 큰 차이가 보이지 않았지만, 소자 면적이 10% 감소했으며, 콜렉터 전류($A_{Ic}$)와 전류이득($A_{\beta}$)의 정합 특성이 각각 45.74%, 38.73% 향상되었다. 이와 같이 정합특성이 개선된 주 이유는 쌍으로 형성된 BJT 소자들의 에미터 간의 거리가 감소한 것이라고 생각되며, deep n-well 저항의 표준편차 값이 다른 저항들에 비해 큰 것으로부터 간접적으로 증명이 된다고 여겨진다.
For CMOS based bipolar junction transistor (BJT), a novel BJT structure which has higher matching property than conventional BJT structure was proposed and analyzed. The proposed structure shows a slight decrease of collector current density, $J_C$ about 0.361% and an increase of current ...
For CMOS based bipolar junction transistor (BJT), a novel BJT structure which has higher matching property than conventional BJT structure was proposed and analyzed. The proposed structure shows a slight decrease of collector current density, $J_C$ about 0.361% and an increase of current gain, ${\beta}$ about 0.166% compared with the conventional structure. However, the proposed structure shows a decrease of area about 10% the improvement of matching characteristics of collector current ($A_{IC}$) and current gain ($A_{\beta}$) about 45.74% and 38.73% respectively. The improved matching characteristic of proposed structure is believed to be mainly due to the decreased distance between two emitters of pair BJTs, which results in the decreased effect of deep n-well of which resistance has the higher standard deviation than the other resistances.
For CMOS based bipolar junction transistor (BJT), a novel BJT structure which has higher matching property than conventional BJT structure was proposed and analyzed. The proposed structure shows a slight decrease of collector current density, $J_C$ about 0.361% and an increase of current gain, ${\beta}$ about 0.166% compared with the conventional structure. However, the proposed structure shows a decrease of area about 10% the improvement of matching characteristics of collector current ($A_{IC}$) and current gain ($A_{\beta}$) about 45.74% and 38.73% respectively. The improved matching characteristic of proposed structure is believed to be mainly due to the decreased distance between two emitters of pair BJTs, which results in the decreased effect of deep n-well of which resistance has the higher standard deviation than the other resistances.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 0.13μm CMOS 공정을 이용한 새로운 구조의 BJT(Bipolar Junction Transistor)를 제안하여 기존 구조와 디지털 및 아날로그 특성을 비교 분석하였다.
본 논문에서는 일반적인 CMOS 공정을 이용하는 BJT 소자의 정합 특성을 개선하기 위한 새로운 구조를 제안하였으며, 일반적인 구조의 BJT와 전기적 특성 및 정합 특성을 비교 분석하였다.
가설 설정
아날로그 회로에서 널리 사용되는 band-gap reference, differential amplifier, high speed A/D converter 등은 두 개 이상의 소자가 근접하게 쌍을 이루는 경우가 많고 설계자들은 이런 쌍을 이루는 두 소자가 이상적으로 동일한 특성을 가진다고 가정하고 설계한다. 그러나 반도체 공정조건 및 구조 등의 여러 가지 확률적인 현상에 의하여 두 소자 간의 특성은 차이가 발생하고 설계자가 원한 결과와 다른 값을 가지게 되어 회로가 오동작을 일으킬 수 있다.
제안 방법
그림 9. Resistor의 종류에 따른 표준편차 비교.
공정의 주요 순서는 그림 1과 같다. Shallow trench isolation (STI)를 형성 한 후 deep n-well 공정과 twin well 공정을 순서대로 형성하였으며, BJT의 베이스 영역은 p-well 공정을 사용하여 형성하였다. 에미터와 콜렉터의 contact 영역은 n+ 소스/드레인 이온 주입을, 베이스의 contact 영역은 p+ 이온 주입으로 형성하였다.
에미터와 콜렉터의 contact 영역은 n+ 소스/드레인 이온 주입을, 베이스의 contact 영역은 p+ 이온 주입으로 형성하였다. 그리고 실리사이드와 back-end line 공정을 진행 하였다.
다양한 면적의 구조들 중에 에미터 면적 기준 5/5(세로/가로 [단위 : μm])의 구조를 이용하여 일반적인 구조와 제안된 구조의 전기적 특성을 비교하였다.
그림 4. 일반적인 구조 [TS1]와 제안된 구조 [TS2]의 베이스 전류 변화에 따른 콜렉터 전류밀도 JC - VCE 특성 비교.
일반적인 구조와 제안된 구조의 면적에 따른 정합 계수를 확인하기 위해서 에미터 면적을 기준으로 2/2, 5/2, 5/5, 5/10, 10/10(세로/가로 [단위 : μm])를 갖는 BJT를 각각 제작하였으며, 각 소자를 제외한 메탈과 패드는 모두 일정한 구조와 크기를 사용하여 소자들의 구조 차이를 제외하고 다른 영향이 미치지 않도록 고려하였다.
대상 데이터
일반적인 0.13μm CMOS 공정을 이용하여 소자를 제작하였다.
일반적인 구조와 제안된 구조의 면적에 따른 정합 계수를 확인하기 위해서 에미터 면적을 기준으로 2/2, 5/2, 5/5, 5/10, 10/10(세로/가로 [단위 : μm])를 갖는 BJT를 각각 제작하였으며, 각 소자를 제외한 메탈과 패드는 모두 일정한 구조와 크기를 사용하여 소자들의 구조 차이를 제외하고 다른 영향이 미치지 않도록 고려하였다. 전기적 특성 및 정합 특성 결과의 통계적 분석의 신뢰도를 높이기 위해 60쌍의 샘플을 제작하여 평가하였다.
데이터처리
일반적인 구조 [TS1]와 제안된 구조 [TS2]의 전류 이득 β 과 콜렉터 전류 밀도 JC 의 비교.
그림 5. 일반적인 구조 [TS1]와 제안된 구조 [TS2]의 콜렉터 전류 밀도 JC 의 비교.
성능/효과
(a)에서 볼 수 있듯이 콜렉터 전류의 정합 계수의 경우 일반적인 구조가 0.693%μm, 제안된 구조는 0.376%μm로 제안된 구조가 일반적인 구조에 비해 45.74% 감소하였음을 알 수 있다.
(b)를 통해 전류 이득의 정합계수는 일반적인 구조가 7.180%μm, 제안된 구조가 4.399%μm 로 제안된 구조가 일반적인 구조에 비해 38.73% 감소하였음을 나타내고 있다.
73% 감소하였음을 나타내고 있다. 따라서 일반적인 구조에 비해 제안된 구조의 콜렉터 전류 밀도와 전류 이득의 차이가 각각 0.361%, 0.166% 로 큰 변화가 없지만, 정합 특성은 매우 개선됨을 알 수 있다.
8% 줄었다. 따라서 제안된 구조는 deep n-well의 면적에 따른 deep n-well 저항의 영향 감소로 인해 BJT 정합 특성의 향상을 가져 왔다고 할 수 있다.
73% 감소하여 매우 뛰어난 정합 특성을 보여주었다. 또 저항의 종류에 따른 표준편차를 비교한 결과 다른 저항에 비해 deep n-well 저항의 표준편차 값이 20배 이상 큰 것을 확인 할 수 있었다. 제안된 구조가 일반적인 구조에 비해 deep n-well 영역이 30.
제안된 구조는 일반적인 구조에 비해 면적이 작으며, 에미터1과 에 미터2 사이의 거리가 가까워진 것을 알 수 있다. 또한 정합구조의 단면을 보면 제안된 BJT의 안쪽 베이스 영역이 deep n-well 영역 안에 위치함을 알 수 있다.
에미터 면적이 5μm/5μm(세로/가로)인 구조의 전체 평면적은 일반적인 구조가 570μm2 , 제안된 구조는 513μm2으로 10% 줄어들었고, 에미터1와 에미터2 사이의 거리는 일반적인 구조가 15μm, 제안된 구조가 3μm로 80%가 줄어들었다.
일반적인 구조와 제안된 구조의 deep n-well 영역의 가로 길이는 일반적인 구조가 39μm, 제안된 구조가 27μm로 제안된 구조가 일반적인 구조에 비해 30.8% 줄었다.
166%만큼 크다. 일반적인 구조와 제안된 구조의 전기적 특성에 큰 차이가 없으며, BJT로서의 일반적인 특성을 보이고 있음을 알 수 있다. 일반적인 구조와 제안된 구조의 면적의 크기에 따른 전기적 특성을 자세히 비교하기 위해서 그림 7에 에미터 면적의 변화에 따른 콜렉터 전류밀도 JC와 전류이득 β을 나타내었다.
그림 6은 전류이득(β)을 콜렉터 전류밀도 변화에 따라 나타낸 것이다. 전류이득 최대값은 일반적인 구조가 5.424이고, 제안된 구조는 5.433으로, 일반적인 구조를 기준으로 제안된 구조가 0.166%만큼 크다. 일반적인 구조와 제안된 구조의 전기적 특성에 큰 차이가 없으며, BJT로서의 일반적인 특성을 보이고 있음을 알 수 있다.
전체 deep n-well의 가로 길이는 일반적인 구조가 39μm, 제안된 구조가 27μm로 30.8% 줄어들었다.
또 저항의 종류에 따른 표준편차를 비교한 결과 다른 저항에 비해 deep n-well 저항의 표준편차 값이 20배 이상 큰 것을 확인 할 수 있었다. 제안된 구조가 일반적인 구조에 비해 deep n-well 영역이 30.8% 작다. 이에 따라 제안된 구조는 deep n-well의 기생 저항 성분의 영향 감소로 인해 BJT 정합 특성의 향상을 가져 왔다고 예상 된다.
13μm CMOS 공정을 이용한 새로운 구조의 BJT(Bipolar Junction Transistor)를 제안하여 기존 구조와 디지털 및 아날로그 특성을 비교 분석하였다. 제안된 구조가 일반적인 구조에 비해 콜렉터 전류 밀도가 0.361% 감소하였고, 전류 이득은 0.166% 증가하여 큰 차이가 없었으나, 소자 면적이 10% 감소하였고, 콜렉터 전류의 정합 계수 AIc와 전류이득의 정합계수 A β 는 각각 45.74% 38.73% 감소하여 매우 뛰어난 정합 특성을 보여주었다. 또 저항의 종류에 따른 표준편차를 비교한 결과 다른 저항에 비해 deep n-well 저항의 표준편차 값이 20배 이상 큰 것을 확인 할 수 있었다.
그림 3은 제안된 구조로써 일반적인 구조에서 두 개의 단위 BJT의 베이스 부분과 콜렉터 부분이 각각 결합된 구조를 이루고 있다. 제안된 구조는 일반적인 구조에 비해 면적이 작으며, 에미터1과 에 미터2 사이의 거리가 가까워진 것을 알 수 있다. 또한 정합구조의 단면을 보면 제안된 BJT의 안쪽 베이스 영역이 deep n-well 영역 안에 위치함을 알 수 있다.
질의응답
핵심어
질문
논문에서 추출한 답변
정합 특성이란?
아날로그 회로에서 널리 사용되는 band-gap reference, differential amplifier, high speed A/D converter 등은 두 개 이상의 소자가 근접하게 쌍을 이루는 경우가 많고 설계자들은 이런 쌍을 이루는 두 소자가 이상적으로 동일한 특성을 가진다고 가정하고 설계한다. 그러나 반도체 공정조건 및 구조 등의 여러 가지 확률적인 현상에 의하여 두 소자 간의 특성은 차이가 발생하고 설계자가 원한 결과와 다른 값을 가지게 되어 회로가 오동작을 일으킬 수 있다. 이렇게 근접한 쌍을 이루는 두 소자 특성의 차이를 통계적으로 특성화시키는데 이것을 정합(matching) 특성이라고 한다.
높은 성능을 가지는 BJT를 구현할 때의 단점은?
[1] 특히 chip 내에 디지털 블록과 아날로그/RF 블록을 동시에 집적화하는 SoC (System on a Chip) 및 analog/digital mixed signal 기술들이 대두되면서 BJT와 MOSFET의 장점들을 결합하기 위한 BiCMOS (Bipolar-CMOS) 공정 등이 사용 되고 있다[2]. 하지만 높은 성능을 가지는 BJT를 구현하기 위해서는 Epitaxy 공정 등을 적용해야 하기 때문에 공정이 매우 복잡해지는 단점이 발생한다. 따라서 공정비용을 절약하기 위해, 일반적인 CMOS 공정을 그대로 사용하면서 추가 공정 없이 BJT를 제작하는 방법이 제안되고 있다[3～6].
BJT를 구성하는 각각의 영역에서 저항의 변화 특성에 대해서 분석할 필요성이 있는 이유는?
CMOS BJT의 정합 특성이 향상되기 위해서는 active, well, deep n-well 등의 공정을 진행시에 어느정도의 공정 변수의 변화가 발생하는가가 중요한 특성 중에 하나이다. 따라서 BJT를 구성하는 각각의 영역에서 저항의 변화 특성에 대해서 분석할 필요성이 있다고 할 수 있다.
참고문헌 (7)
R. J. Widlar, "New developments in IC Voltage regulators", IEEE J. Solid-State Circuits, Vol. SC-8, No. 1, pp. 2-7, Feb. 1971.
P. Wessels, M. Swanenberg, H. V. Zwol, B. Krabbenborg, H. Boezen, M. Berkhout, and A. Grakist, "Advanced BCD technology for automotive, audio and power applications", IEEE J. Solid-State Circuits, Vol. 51, No. 2, pp. 195-211, Feb. 2007.
M. Darwish and R. Taubenest, "CMOS and complementary isolated bipolar transistor monolithic integration process", J. Electrochem. Soc., Vol. 121, No. 8, pp. 1119-1122, Aug. 1974.
O. H. Schade, Jr., "BIMOS Micropower IC's" IEEE J. Solid-State Circuits, Vol. SC-13, No. 6, pp. 791-798, Dec. 1978.
Z. Zhang, Z. Feng, X. Li, M. Hu, C. Zheng, "A research for BCD compatible technology", Solid-State and Integrated- Circuit Technology, pp.192-194, Oct. 2008.
H. P. Tuinhout, "Improving BiCMOS technologies using BJT parametric mismatch characterisation", IEEE BCTM, pp. 163-170, Sept. 2003.
M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers, "Matching Properties of MOS Transistors", IEEE J. Solid-State Circuits, Vol. SC-24, No. 5, pp. 1433-1439, Oct. 1989.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.