$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

고속 ADC 회로를 위한 100 MS/s의 샘플링의 SHA 설계
Development of a SHA with 100 MS/s for High-Speed ADC Circuits 원문보기

한국전자통신학회 논문지 = The Journal of the Korea Institute of Electronic Communication Sciences, v.7 no.2, 2012년, pp.295 - 301  

채용웅 (계명대학교 전자공학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 고속 ADC의 앞단에서 사용하기 위한 1 $V_{pp}$의 입력 신호 범위에서 12 Bit의 해상도를 갖고 100 MS/s의 샘플링 속도에서 동작하는 SHA를 설계하였다. 제안된 시스템은 입력 주파수가 5 MHz, 샘플링 주파수 100 MHz 일 때 SFDR(Spurious Free Dynamic Range)가 약 66.3 dB로 해상도가 떨어졌으나 feedthrough를 제거한 회로는 SFDR이 약 73 dB로 12 bit 해상도를 갖는다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this article, we have designed SHA, which has 12 Bit resolution at an input signal range of 1 $V_{pp}$ and operates at a sampling speed of 100 MS/s in order to use at front of high speed ADC. SFDR(Spurious Free Dynamic Range) of the proposed system drops to approximately 66.3 dB resolu...

주제어

#아날로그 디지털 변환기   #샘플 앤드 홀드 증폭기   #스위치 소스 팔로워   #스위치   #피드쓰루  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 고속 ADC의 앞단에서 사용하기 위해 1 Vpp의 입력 신호 범위에서 12 Bit의 해상도를 갖고 100 MS/s의 샘플링 속도에서 동작하는 SHA를 설계하였다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
SHA는 무엇인가? SHA(Sample and Hold Amplifier)는 고해상도 ADC(Analog Digital Converter)[1∼4]시스템 설계 시 매우 민감하고 중요한 부분으로서 전체 해상도의 정밀도와 성능을 크게 좌우하게 된다. SHA는 아날로그 신호를 받아 입력 신호를 표본화하고 일정시간 유지 (Hold)하게 하여 안정전압에서 ADC가 수행되도록 하는 회로이다.
폐루프 구조의 단점은 무엇인가? 폐루프 구조는 개루프 구조에 비해 비교적 정확한 출력을 얻기에 적합한 구조이다. 그러나 궤환 (feedback)을 갖기 때문에 속도가 느리고, 회로가 불안정하다는 단점이 있다. 반면에 개루프 구조의 SHA 는 궤환을 갖지 않으므로 빠른 속도로 동작을 하고, 폐루프 구조의 SHA에 비해 회로가 안정되지만, 샘플링 스위치가 오프 될 때(hold-mode) 발생하는 feedthrough에 의해 제한되는 정밀도 때문에 고해상도를 요구하는 시스템에는 적합하지 않다.
고속 ADC용 SHA는 어떤 구조를 사용하는가? 고속 ADC용 SHA는 속도 조건을 만족하기 위해 폐루프 구조 대신 개루프 구조를 사용한다. 한편, 고속 SHA 회로는 샘플링 된 신호의 감소로 인해 발생 하는 잡음을 최소화하고 ADC가 받아들이는 입력 범위와 매칭 시키는 문제를 고려해야 한다[5].
질의응답 정보가 도움이 되었나요?

참고문헌 (5)

  1. J. Bayard, M. Ayachi, "A proposal to improve the quality of a sample and hold output voltage," Internaltional Journal of Electronics, Vol. 92, No. 4, pp. 243-249, 2005. 

    상세보기

  2. C. Paulus et al., "A 4GS/s 6b flash ADC in 0.13um CMOS," in Symposium on VLSI Circuits Digest of Technical Papers, pp. 420-423, Jun. 2004. 

  3. 김성권, 이경량, 여성대, 홍순양, 박용운, "모니터링된 배터리 전압 변환을 위한 SAR typed A/D컨버터의 제작", 한국전자통신학회논문지, 6 권, 2호, pp. 256-261, 2011. 

    원문보기 상세보기

  4. 배성환, 이창기, 김대익, "Multi-channel Incremental Data Converters", 한국전자통신학회논문지, 4권, 1호, pp. 31-34, 2009. 

  5. Behzad Razavi. Principles of Data Conversion System Design, IEEE Press, 1995. 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

오픈액세스(OA) 유형

FREE

Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로