$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

논문 상세정보

고속 ADC 회로를 위한 100 MS/s의 샘플링의 SHA 설계

Development of a SHA with 100 MS/s for High-Speed ADC Circuits

초록

본 논문에서는 고속 ADC의 앞단에서 사용하기 위한 1 $V_{pp}$의 입력 신호 범위에서 12 Bit의 해상도를 갖고 100 MS/s의 샘플링 속도에서 동작하는 SHA를 설계하였다. 제안된 시스템은 입력 주파수가 5 MHz, 샘플링 주파수 100 MHz 일 때 SFDR(Spurious Free Dynamic Range)가 약 66.3 dB로 해상도가 떨어졌으나 feedthrough를 제거한 회로는 SFDR이 약 73 dB로 12 bit 해상도를 갖는다.

Abstract

In this article, we have designed SHA, which has 12 Bit resolution at an input signal range of 1 $V_{pp}$ and operates at a sampling speed of 100 MS/s in order to use at front of high speed ADC. SFDR(Spurious Free Dynamic Range) of the proposed system drops to approximately 66.3 dB resolution when the input frequency is 5 MHz, and the sampling frequency is 100 MHz, however, the circuit without a feedthrough has 12 bit resolution with approximately 73 dB.

질의응답 

키워드에 따른 질의응답 제공
핵심어 질문 논문에서 추출한 답변
SHA
SHA는 무엇인가?
아날로그 신호를 받아 입력 신호를 표본화하고 일정시간 유지 (Hold)하게 하여 안정전압에서 ADC가 수행되도록 하는 회로

SHA(Sample and Hold Amplifier)는 고해상도 ADC(Analog Digital Converter)[1∼4]시스템 설계 시 매우 민감하고 중요한 부분으로서 전체 해상도의 정밀도와 성능을 크게 좌우하게 된다. SHA는 아날로그 신호를 받아 입력 신호를 표본화하고 일정시간 유지 (Hold)하게 하여 안정전압에서 ADC가 수행되도록 하는 회로이다.

폐루프 구조
폐루프 구조의 단점은 무엇인가?
궤환 (feedback)을 갖기 때문에 속도가 느리고, 회로가 불안정하다는 단점이 있다.

폐루프 구조는 개루프 구조에 비해 비교적 정확한 출력을 얻기에 적합한 구조이다. 그러나 궤환 (feedback)을 갖기 때문에 속도가 느리고, 회로가 불안정하다는 단점이 있다. 반면에 개루프 구조의 SHA 는 궤환을 갖지 않으므로 빠른 속도로 동작을 하고, 폐루프 구조의 SHA에 비해 회로가 안정되지만, 샘플링 스위치가 오프 될 때(hold-mode) 발생하는 feedthrough에 의해 제한되는 정밀도 때문에 고해상도를 요구하는 시스템에는 적합하지 않다.

고속 ADC용 SHA
고속 ADC용 SHA는 어떤 구조를 사용하는가?
개루프 구조

고속 ADC용 SHA는 속도 조건을 만족하기 위해 폐루프 구조 대신 개루프 구조를 사용한다. 한편, 고속 SHA 회로는 샘플링 된 신호의 감소로 인해 발생 하는 잡음을 최소화하고 ADC가 받아들이는 입력 범위와 매칭 시키는 문제를 고려해야 한다[5].

질의응답 정보가 도움이 되었나요?

저자의 다른 논문

참고문헌 (5)

  1. 1. J. Bayard, M. Ayachi, "A proposal to improve the quality of a sample and hold output voltage," Internaltional Journal of Electronics, Vol. 92, No. 4, pp. 243-249, 2005. 
  2. 2. C. Paulus et al., "A 4GS/s 6b flash ADC in 0.13um CMOS," in Symposium on VLSI Circuits Digest of Technical Papers, pp. 420-423, Jun. 2004. 
  3. 3. 김성권, 이경량, 여성대, 홍순양, 박용운, "모니터링된 배터리 전압 변환을 위한 SAR typed A/D컨버터의 제작", 한국전자통신학회논문지, 6 권, 2호, pp. 256-261, 2011. 
  4. 4. 배성환, 이창기, 김대익, "Multi-channel Incremental Data Converters", 한국전자통신학회논문지, 4권, 1호, pp. 31-34, 2009. 
  5. 5. Behzad Razavi. Principles of Data Conversion System Design, IEEE Press, 1995. 

문의하기 

궁금한 사항이나 기타 의견이 있으시면 남겨주세요.

Q&A 등록

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

DOI 인용 스타일

"" 핵심어 질의응답