다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
韓國ITS學會 論文誌 = The journal of the Korea Institute of Intelligent Transportation Systems, v.11 no.4, 2012년, pp.70 - 79
황인덕 (대전대학교 IT전자공학과) , 김창환 (대전대학교 IT전자공학과)
AI-Helper
A design guide to type-3 PLLs for FMCW radars is provided. To do that, the cross-over frequencies of the open-loop transfer functions were normalized to 1 Hz and closed-loop properties were compared through simulations using Pspice. As a result, several guides to design type-3 PLLs were provided: 1)...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
| 핵심어 | 질문 | 논문에서 추출한 답변 |
|---|---|---|
| 무선 통신 기기에서 채널 주파수를 변경할 때에 위상 에러를 없애기 위해서 무엇을 사용하는가? | 무선 통신 기기에서 채널 주파수를 변경할 때에 위상 에러를 없애기 위해서는 타입-2(Type-2) 이상의 PLL(위상고정루프, Phase Lock Loop)을 사용한다[1]. 예를 들어 델타-시그마 변조기(Δ - Σ modulator)를 채용한 통신용 주파수 합성기로는 타입-2의 4차 PLL이 사용되었으며[2] 모든 극점과 영점을 정하는 최적화 모델이 제시되었다[3]. | |
| 무선 통신 기기에서 타입-2(Type-2) 이상의 PLL(위상고정루프, Phase Lock Loop)을 사용하는 예에는 무엇이 있는가? | 무선 통신 기기에서 채널 주파수를 변경할 때에 위상 에러를 없애기 위해서는 타입-2(Type-2) 이상의 PLL(위상고정루프, Phase Lock Loop)을 사용한다[1]. 예를 들어 델타-시그마 변조기(Δ - Σ modulator)를 채용한 통신용 주파수 합성기로는 타입-2의 4차 PLL이 사용되었으며[2] 모든 극점과 영점을 정하는 최적화 모델이 제시되었다[3]. 또한 타입-2, 4차 PLL에 대한 설계에서 타입-2, 3차 PLL과 루프 자연 주파수와 위상여유를 같게 되도록 하는 방법이 제시되었다[4]. | |
| FMCW 레이다를 무엇에 활용하기 위한 연구가 진행되고 있는가? | 한편 지능형 교통 시스템에 사용하기 위한 FMCW(Frequency Modulation Continuous -Wave) 레이다에 대한 연구가 활발하다[5-6]. 그런데 FMCW 레이다에서 주파수 램프(Ramp)를 트래킹하기 위하여는 타입-3의 PLL이 필요하다. |
J. A. Crawford, "Advanced Phase-Lock Techniques", Artech House, Boston, 2008.
Bram De Muer, and Michel S. J. Steyaert, "A CMOS Monolithic ${\Delta}{\Sigma}-Controlled $ Fractional-N Frequency Synthesizer for DCS-1800", IEEE J. Solid-State Cir., vol. 37, no. 7, pp.835-844, July 2002.
Bram De Muer, and Michel S. J. Steyaert, "Fully integrated CMOS frequency synthesizers for wireless communications", in "Analog Circuit Design", W. Sansen, J. H. Huijsing, and R. J. van de Plassche, Eds. Norwell, MA: Kluwer, pp. 287-323, 2000.
I. V. Thompson, and P. V. Brennan, "Fourth-order PLL Loop Filter Design Technique with Invariant Natural Frequency and Phase Margin", IEE Proc-Circuits Devices Syst., vol. 152, no. 2, pp.103-108, April 2005.
H. Adrang, and H. M. Naeimi, "A Type III Fast Locking Time PLL with Transconductor-C Structure", 52nd IEEE International Midwest Symposium on Circuits and Systems(MWSCAS '09) pp.58-61, 2009.
M. Hufford, E. Naviasky, S. Williams, and M. Williams, "An Improved Wideband PLL with Adaptive Frequency Response that Tracks the Reference", Proceedings of the 2005 Custom Integrated Circuits Conference, pp.549-552, 2005.
Mikel Ugarte, and Alfonso Carlosena, "High-order PLL Design with Constant Phase Margin", 2010 53rd IEEE International Midwest Symposium on Cir. and Sys.(MWSCAS), pp.570-573, 2010.
H. Meyr, and G. Ascheid, "Synchronization in Digital Communications", John Wiley & Sons, Inc., 1990.
P.V. Brennan, Y. Huang, M. Ash, and K. Chetty, "Determination of Sweep Linearity Requirements in FMCW Radar Systems Based on Simple Voltage-Controlled Oscillator Sources", IEEE Trans. on Aerospace and Electronic Systems, vol. 47, no. 3, pp.1594-1604, Jul. 2011.
D.R. Stephens, "Phase-Locked Loops for Wireless Communications", Kluwer Academic Publishers, Boston, pp.40-46, 1998.
F.M. Gardner, "Phaselock Techniques", 2nd Ed., John Wiley & Sons, New York, pp.46, 1979.
P.H. Lewis, and W.E. Weingarten, "A Comparison of Second, Third, and Fourth Order Phase-Locked Loops", IEEE Trans. on Aerospace and Electronic Systems, vol. AES-3, no. 4, pp.720-727, July, 1967.
M. Pichler, A. Stelzer, P. Gulden, C. Seisenberger, and m. Vossiek, "Phase-Error Measurement and Compensation in PLL Frequency Synthesizers for FMCW Sensors-II: Theory", IEEE Trans. Cir. and Sys.-I, vol. 54, no. 6, pp.1224-1235, Jun. 2007.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.