[논문]델타-시그마 변조기와 스퍼 감소 회로를 사용하여 스퍼 크기를 줄인 위상고정루프

최영식; 한근형

doi:10.17661/jkiiect.2018.11.6.651

델타-시그마 변조기와 스퍼 감소 회로를 사용하여 스퍼 크기를 줄인 위상고정루프
Spur Reduced PLL with ΔΣ Modulator and Spur Reduction Circuit 원문보기

한국정보전자통신기술학회논문지 = Journal of Korea institute of information, electronics, and communication technology, v.11 no.6, 2018년, pp.651 - 657

최영식 (Department of Electronic Engineering, Pukyong National University) , 한근형 (Department of Electronic Engineering, Pukyong National University)

초록
AI-Helper

스퍼의 크기를 줄이기 위해 델타-시그마 변조기와 스퍼감소회로가 도입된 위상고정루프(PLL)를 제안하였다. 델타-시그마 변조기는 스퍼 잡음을 높은 주파수 대역으로 이동시켜 루프필터가 잡음 제거를 쉽게 할 수 있도록 해준다. 이는 위상고정루프의 대역폭을 적절히 조절하면 스퍼 크기를 크게 감소시킬 수 있다. 스퍼감소회로는 한주기당 발생하는 루프필터 전압변화를 작게 하여 스퍼 크기가 감소되도록 한다. 제안한 스퍼감소회로는 위상고정루프의 크기에 거의 영향이 없을 정도로 간단하게 설계하였다. 이 두 가지 방법을 사용한 제안된 위상고정루프는 $0.18{\mu}m$ CMOS 공정에서 1.8V의 공급전압으로 설계되었으며, 시뮬레이션을 통해 제안된 위상고정루프의 스퍼 크기가 거의 20dB 감소된 것을 확인하였다. 스퍼의 크기가 크게 감소된 위상고정루프는 대역폭이 좁은 통신시스템에 크게 활용될 수 있다.

Abstract ▼ AI-Helper

A novel PLL with a delta-sigma modulator and a spur reduction circuit is proposed. delta-sigma modulator makes the LF remove noise easily by moving the spur noise to a higher frequency band. Therefore, the magnitude of spur can be reduced the reasonable bandwidth. The spur reduction circuit reduces the spur size by reducing the LF voltage change generated during the period of reference signal. The spur reduction circuit is designed as simple as possible not to increase the size of PLL. The proposed PLL with the previous two techniques is designed with a supply voltage of 1.8V in a 0.18um CMOS process. Simulation results show an almost 20dB reduction in the magnitude of spur. The spur reduced PLL can be used in narrow bandwidth communication system.

주제어

표/그림 (9)

그림 그림 1. 위상고정루프의 위상이 고정된 후 나타나는 루프필터 전압파형. Fig. 1. Loop filter voltage variation waveform after PLL is locked.
그림 그림 2. (a) 제안된 위상고정루프 구조 (b) 제안된 위상고정루프의 루프필터 출력파형 Fig. 2. (a) Proposed PLL. (b) Loop-filter output waveform of proposed PLL.
그림 그림 3. (a) 1차 MASH 델타-시그마 모듈레이터 (b) 3차 MASH 델타-시그마 모듈레이터 Fig. 3. (a) 1st-order MASH delta-sigma modulator. (b) 3rd-order MASH delta-sigma modulator.
그림 그림 4. (a) VCO와 SRC로 구성된 2차 LF선형 부궤환 회로 (b) SRC 역할 Fig. 4. (a) linear feedback circuit with Second-order loop filter consisting of VCO and SRC. (b) SRC operation process.
그림 그림 5. DSM 신호 타이밍도 Fig. 5. DSM signal timing.
그림 그림 6. 제안된 CP Fig. 6. Proposed CP.
그림 그림 7. (a) SRC 회로도. (b) 제어 신호 타이밍 Fig. 7. (a) SRC schmatic. (b) Control signal timing.
그림 그림 8. (a) 위상고정루프의 루프필터 파형 (b) DSM 출력신호 파형. Fig. 8. (a) LF waveform of proposed PLL (b) DSM output signal waveform.
그림 그림 9. (a) DSM과 SRC를 제외한 위상고정루프의 FFT. (b) 제안된 위상고정루프, ISRC=10μA. (c) 제안된 위상고정루프, ISRC=20μA Fig. 9. (a) FFT of proposed PLL without DSM and SRC. (b) Proposed PLL, ISRC=10μA. (c) Proposed PLL, ISRC=20μA.

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

논문에서는 델타-시그마 변조기와 스퍼감소회로를 사용하여 스퍼의 크기를 줄인 위상고정루프를 제안하였다. 델타 시그마 변조기로 두 개의 전하펌프를 제어하여 기준 신호의 주기가 변한 것처럼 동작시켜 스퍼잡음이 높은 주파수 대역으로 옮겨가는 잡음형성 현상을 일어나게 하여 스퍼 크기를 줄였다.

제안 방법

스퍼에 해당하는 신호를 상쇄시키는 기법[7]이 제안되어 스퍼의 크기를 줄였으나 이를 위해 복잡한 구조를 동반하여 설계하기가 다소 어려워진다. Integer-N 분주기의 단점을 보완하고 Dual Modulus 전치분주기를 사용하여 높은 주파수에서도 저전력으로 동작하는 Fractional-N PLL을 제안하였다[8]. [8]은 제한적인 주파수에서 적용되고, 복잡한 구조로 인한 면적문제가 생기게 된다.
그림 6는 제안된 위상고정루프에 사용된 CP 회로이다. 기준 신호보다 2배 빠른 DSM 출력 신호와 이를 반전시킨 신호를 사용하여 CP를 제어하였다.
논문에서는 델타-시그마 변조기와 스퍼감소회로를 사용하여 스퍼의 크기를 줄인 위상고정루프를 제안하였다. 델타 시그마 변조기로 두 개의 전하펌프를 제어하여 기준 신호의 주기가 변한 것처럼 동작시켜 스퍼잡음이 높은 주파수 대역으로 옮겨가는 잡음형성 현상을 일어나게 하여 스퍼 크기를 줄였다. 또한 한주기당 발생하는 루프 필터 전압 변화를 감소 시켜주는 스퍼 감소회로를 사용하여 같이 사용하여 스퍼의 크기를 최대 20dB 줄였다.
본 논문에서는 델타-시그마 변조기와 스퍼감소회로를 사용하여 스퍼 잡음을 높은 주파수 대역으로 이동시켜 루프 필터로 제거하는 방법과 한주기당 발생하는 루프필터 전압변화를 감소시키는 방법을 같이 사용하여 스퍼 특성을 크게 개선하였다. 이는 각 구성요소의 성능을 개선시키지 않고도 회로 전체의 스퍼를 감소시켜준다.
스퍼 크기를 더욱 더 줄이기 위해 SRC를 도입하였다. 그림 4 (a)가 보여주듯이 PFD에서 UP 신호가 발생하면 CP에서 LF로 전하가 공급되어 루프 필터 전압이 상승한다.
[8]은 제한적인 주파수에서 적용되고, 복잡한 구조로 인한 면적문제가 생기게 된다. 적응적 위상잡음 상쇄기를 활용한 Fractional-N PLL을 구현하여 넓은 대역폭과 저전력의 PLL을 구현하였다[9]. [9]에서의 구조는 4차 루프필터를 사용해야 한다는 점과 복잡한 구조의 디지털 블록으로 만들어지기 때문에 칩의 전체적인 크기가 커지게 된다.
제안된 위상고정루프는 0.18μm CMOS 공정으로 시뮬레이션 하였으며 32의 분주비와 37.5MHz의 입력주파수를 통해 1.2GHz의 출력주파수를 출력한다.
제안된 위상고정루프는 DSM과 SRC를 사용하여 스퍼 크기를 줄였다.
제안된 위상고정루프는 두 개의 위상주파수 검출기(Phase Frequency Detector : PFD), 전하펌프(Charge Pump : CP), 2차 루프 필터(Loop Filter : LF), 전압제어발진기(Voltage Controlled Oscillator : VCO), 분주기(Div), 그리고 델타-시그마 변조기(deltasigma modulator; DSM)와 스퍼감소회로(spur reduction circuit; SRC)로 구성되어있다.
제안된 위상고정루프는 스퍼의 크기를 줄이기 위해 두 가지 방법을 도입하였다. 제안된 위상고정루프의 회로도와 루프필터 파형을 그림 2의 (a), (b)에 각각 나타내었다.

대상 데이터

시뮬레이션에 사용된 변수는 Ip=180μA, Rz=1.8kΩ, Cz=200pF, Cp=20pF, Kvco=700MHz/V, 400MHz/V, N=32 이다.
제안된 위상고정루프에 사용된 DSM은 기준신호 보다 12배 빠른 16분주된 신호를 사용하였다. CP를 적절히 제어하기 위해서는 DSM 신호의 타이밍이 각각의 UP/DN 펄스에 영향을 미치지 않고 선택할 수 있도록 하는 것이다.

이론/모형

[9]에서의 구조는 4차 루프필터를 사용해야 한다는 점과 복잡한 구조의 디지털 블록으로 만들어지기 때문에 칩의 전체적인 크기가 커지게 된다. Digital-toanalog converter (DAC)를 사용하여 구현하였다[10]. 이는 전류소모와 면적이 증가하는 문제가 생기게 된다.

성능/효과

델타 시그마 변조기로 두 개의 전하펌프를 제어하여 기준 신호의 주기가 변한 것처럼 동작시켜 스퍼잡음이 높은 주파수 대역으로 옮겨가는 잡음형성 현상을 일어나게 하여 스퍼 크기를 줄였다. 또한 한주기당 발생하는 루프 필터 전압 변화를 감소 시켜주는 스퍼 감소회로를 사용하여 같이 사용하여 스퍼의 크기를 최대 20dB 줄였다. 스퍼감소회로는 전압제어발진기의 출력 신호를 사용하여 스퍼 크기 감소를 극대화 하였다.
5MHz와 반주기에 해당하는 75MHz 지점의 스퍼의 크기가 더 작아짐을 확인할 수 있다. 이는 일종의 보상기로 작용하는 SRC가 전류량이 증가 한만큼 보상기로서 PLL에 미치는 영향이 더 증가되어 한주기당 발생하는 초과위상변이를 보다 많이 줄일 수 있었다. 37.

후속연구

스퍼감소회로는 전압제어발진기의 출력 신호를 사용하여 스퍼 크기 감소를 극대화 하였다. 제안된 위상고정루프는 대역폭이 좁은 통신시스템에 사용될 수 있다.

질의응답

핵심어	질문	논문에서 추출한 답변
	델타-시그마 변조기의 기능은?	스퍼의 크기를 줄이기 위해 델타-시그마 변조기와 스퍼감소회로가 도입된 위상고정루프(PLL)를 제안하였다. 델타-시그마 변조기는 스퍼 잡음을 높은 주파수 대역으로 이동시켜 루프필터가 잡음 제거를 쉽게 할 수 있도록 해준다. 이는 위상고정루프의 대역폭을 적절히 조절하면 스퍼 크기를 크게 감소시킬 수 있다.
	위상고정루프의 성능지표는?	즉, 주파수 합성기로 가장 많이 사용되는 위상고정루프(Phase Locked Loop; PLL)의 성능은 시스템 전체의 성능에 직결되는 중요한 요인이라 할 수 있다. 통신 시스템에서 사용되는 위상고정루프의 주요한 성능지표는 잡음, 특히 스퍼 특성이다. 스퍼는 통신 회선 내의 간섭 및 방해를 일으키므로 반드시 제거 또는 감소 시켜야만 하는 성분이다. 칩이 점차 소형화되고 고속화되어짐에 따라 스퍼가 시스템에 미치는 영향이 점차 증가하고 있기에 스퍼를 제거할 수 있는 위상고정루프가 요구되고 있다.
	델타-시그마 변조기의 장점은?	델타-시그마 변조기는 스퍼 잡음을 높은 주파수 대역으로 이동시켜 루프필터가 잡음 제거를 쉽게 할 수 있도록 해준다. 이는 위상고정루프의 대역폭을 적절히 조절하면 스퍼 크기를 크게 감소시킬 수 있다. 스퍼감소회로는 한주기당 발생하는 루프필터 전압변화를 작게 하여 스퍼 크기가 감소되도록 한다.

참고문헌 (11)

Y. Lee, T. Seong, S. Yoo, and J. Choi, "A -242-dB FOM and -71-dBc reference spur ring VCO based ultra low jitter switched loop filter PLL using a fast phase-error correction technique", VLSI Circuits Symposium on, pp. 186 - 187, 2017.
A. Rao, M. Mansour, G. Singh, C. Lim, R. Ahmed, and D. R. Johnson, "A 4-6.4 GHz LC PLL with adaptive bandwidth control for a forward clock link", IEEE Journal of Solid-State Circuits, vol. 43, no. 9, pp. 2099-2108, Sept. 2008.

상세보기
W. B. Wilson, U. Moon, K. R. Lakshmikumar, and L. Dai, "A CMOS self-calibrating frequency synthesizer", IEEE Journal of Solid-State Circuits, vol. 35, pp. 1437-1444, Oct. 2000.

상세보기
Wu-Hsin Chen, Wing-Fai Loke, and Byunghoo Jung, "A 0.5-V, 440- ${\mu}W$ Frequency Synthesizer for Implantable Medical Devices", IEEE Journal of Solid-State Circuits, vol. 47, no. 8, pp. 1896 - 1907, Aug. 2012.

상세보기
M. M. Elsayed, M. Abdul-Latif, E. Sanchez-Sinecio," A spur - frequency - boosting PLL with a -74 dBc reference-spur suppression in 90 nm digital CMOS", IEEE Journal of Solid-State Circuits, vol. 48, no. 9, pp. 2104-2117, Sept. 2013.

상세보기
M. Kobayashi, Y. Masui, T. Kihara and T. Yoshimura, "Spur Reduction by Self-Injection Loop in a Fractional-N PLL", 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017.
C.-R Ho and , M.S.W. Chen, "A Digital PLL with Feedforward Multi-Tone Spur Cancelation Loop Achieving <-73dBc Fractional Spur and <-110dBc Reference Spur in 65nm CMOS", IEEE Journal of Solid-State Circuits, vol. 51, no. 12, pp. 3216-3230, Feb. 2016.

상세보기
M. Zackriya V, J. Reuben, H. M Kittur, "A low power dual modulus prescaler for fractional-N PLL synthsizer", Electronics and Communication Systems (ICECS), pp. 1-4, Feb., 2014.
Y. Zhang, J. H. Mueller, B. Mohr, L. Liao, A. Atac, R. Wunderlich, S. Heinen, "A Multi-Frequency Multi-Standard Wideband Fractional-N PLL With Adaptive Phase-Noise Cancellation for Low-Power Short-Range Standards ", IEEE Transactions on Microwave Theory and Techniques, vol. 64, pp. 1133-1142, Apr., 2016.

상세보기
E. Temporiti, G. Albasini, R. Castello, and M. Colombo, "A 700-KHz bandwidth ${\Delta}{\Sigma}$ fractional synthesizer with spurs compensation and linearization techniques for WCDMA applications", IEEE J, Solid-State Circuit, vol. 39, pp. 1446-1454, Sept., 2004.

상세보기
Won-Hee Lee, Hyungwoo Park, Seong-Geon Bae, Myung-Jin Bae, 'A Study on the Possibility of Drinking through speech Waveform Compensation in Wireless Communication Environments', The Journal of The Institute of Internet, Broadcasting and Communication VOL. 17 No. 3, 2017

원문보기 상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증