최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국산학기술학회논문지 = Journal of the Korea Academia-Industrial cooperation Society, v.13 no.9, 2012년, pp.4159 - 4164
주계초 (인제대학교 나노시스템 공학부) , 신봉조 (충북대학교 산학협력단부설 유비쿼터스바이오정보기술연구센터) , 송한정 (인제대학교 나노공학부)
This paper presents a chaotic circuit with voltage controllability for secure communication applications. The proposed circuit which has two control voltages consists of the nonlinear function block(NFB) with three MOS transistors, one source follower and non-overlapping two-phase clock generator fo...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
카오스 이론은 무엇인가? | 카오스 이론은 결정론적 운동방정식으로 설명되는 고전역학과는 달리, 자연계의 무질서한 현상으로부터 질서를 탐구하는, 근래에 주목받게 된 대표적인 비선형 동력학 이론의 하나이다 [1]. 이러한 비선형 동력계의 복잡한카오스 현상을 전자회로로 구현해 보려는 시도는 그 동안 계속되어왔다 [2]. | |
카오스이론의 전자공학적 응용분야에는 무엇이 있는가? | 1970년대에 발표된 추아회로가 대표적이며, 최근에는 반도체 집적회로로 이루어지는 여러형태의 카오스 회로가 제안되었고, 이를 공학적으로 이용하려는 연구도 지속적으로 이루어지고 있다 [3]. 카오스이론의 공학적, 특히 전자공학적 응용분야를 살펴보면 카오스 메모리, 다치논리 시스템, ΣΔ 변조기, 이미지프로세싱, 패턴인식, 카오스를 이용한 암호화 된 신호의 송수신, 카오스 뉴런을 이용한 인공지능 및 신경망 분야가 두드러지다 할 수 있다 [4]. 카오스 신호를 이용한 통신연구[5]는 카오스 신호의 초기치 민감성으로 인한 동기화 문제에 대하여, 1990년 Pecora[6]가 카오스 시스템을 적절한 부시스템으로 분리할 경우 조건적 동기화가 가능하다는 연구결과가 나오면서 활발히 연구되고 있다. | |
이산형의 카오스신호는 기본적으로 어떻게 표현되는가? | 카오스신호는, 연속형과 이산형으로 나뉠 수 있고, 연속형의 경우 로렌츠회로 또는 추아회로가 대표적이다 [2,3]. 이산형의 경우, 기본적으로 피드백을 지닌 차분방정식 형태로표현이 되는데, 현재, 다양한 회로를 통하여 신호 구현이연구되고 있다.모든 카오스 응용시스템에는 기본적으로카오스 발생회로에 대한 하드웨어적인 전자회로 구현을필요로 한다. |
G. L. Baker, et al., Chaotic Dynamics an Introduction, Cambridge University Press, 1990.
Kazuyuki Aihara, "Chaos engineering and its application to parallel distributed processing with chaotic neural networks," Proceedings of the IEEE, vol. 90, no. 5, pp. 919-930, May 2002.
M. Delgado-Restituto, A. Rodriguez-Vazquez, "Integrated chaos generators," Proceedings of the IEEE, vol. 90, pp. 747-767, May 2002.
K. Aihara, T. Takbe, and M. Toyoda, "Chaotic neural networks," Phys. Lett. A, vol.144, no.6, pp.333-340, 1990.
Yongmei Cindy Wang, Applying Chaos in secure communications, Ph. D. thesis, Department of Electrical Engineering, Cornell University, May 1997.
Louis M. Pecora and Thomas L. Carroll, "Synchronization of chaotic systems," Phys. Rev. Lett., vol. 64, Feb, 1990.
H.J. Song and K.D. Kwack, ""CMOS circuit design and implementation of the discrete time chaotic chip"", ISCAS 2002, vol.III, pp.73-74, 2002
P. Dudek and V.D. Juncu, "Compact discrete-time chaos generator circuit", Electronics Letters, Vol. 39, pp.1431-1432, 2003.
D. Juncu, M. Rafiei-naeini and P. Dudek, "Integrated circuit implementation of a compact discrete-time chaos generator", Analog Integrated Circuits and Signal Processing, Vol. 46, no. 3, pp.275-280, March 2006.
Jose L. Rossello, et al., "A simple CMOS chaotic integrated circuit," IEICE Electronics Express, vol. 5, no. 24, pp. 1042-1048, December 2008.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.