$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

재방문이 있는 흐름공정의 이종목적 계획을 위한 우선순위 목표계획법 기반의 휴리스틱 방법
Preemptive Goal Programming Based Heuristic Methods for Reentrant Flow Shop Planning with Bi-Objective 원문보기

산업경영시스템학회지 = Journal of society of korea industrial and systems engineering, v.35 no.3, 2012년, pp.240 - 246  

조항민 (한양대학교 산업공학과) ,  정인재 (한양대학교 산업공학과)

초록
AI-Helper 아이콘AI-Helper

논문은 병렬 설비로 이루어진 다수의 단계를 포함하는 재방문이 있는 혼합흐름공정의 계획 문제를 다룬다. 재방문작업에서 제품은 몇몇 공정을 여러 번 방문하게 되고 이로 인하여 재공의 혼잡과 장비의 유휴의 원인이 된다. 이 상황에서는 생산성과 고객 만족도를 향상 시키는 것이 중요한 이슈이다. 따라서 본 논문은 혼합흐름공정에서 스루풋을 최대화하고 지연된 고객 수요를 최소화하기 위해 우선순위 목표계획법 기반의 휴리스틱 방법들을 제안한다. 그리고 이 휴리스틱 방법은 이전 문헌에서 제시된 방법과 비교하여 성능을 비교하였다.

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • This paper considers production planning in the context of hybrid flow shops. The flow shop has serial stages where each stage consists of identical parallel machines.
  • This paper considers the multi-stages reentrant hybrid flow shop problem. The flow shop has serial stages, where each stage consists of identical parallel machines.
  • We consider the stages as bottleneck processes that must be managed. Thus, this paper is focused on the operational planning for processing steps of the bottleneck stages as managing points among entire processing steps [3, 12]. It is assumed that the processing or staying on non-bottleneck stages between bottleneck stages takes one period time.
본문요약 정보가 도움이 되었나요?

참고문헌 (25)

  1. Baykasoglu, A., Owen, S., and Gindy, N.; "A taboo search based approach to find the Pareto optimal set in multiple objective optimization," Engineering Optimization, 31 : 731-748, 1999. 

  2. Charnes, A. and Cooper W. W.; Management model and industrial application of linear programming, John Wiley and Sons, New York, 1961. 

  3. Cho, H. M., Bae, S. J., Kim, J., and Jeong, I. J.; "Bi-objective scheduling for reentrant hybrid flow shop using Pareto genetic algorithm," Computer and Industrial Engineering, 61 : 529-541, 2011. 

  4. Ehteshami, B., Petrakian, R. G., and Shabe, P. M.; "Tradeoffs in cycle time management: hot lots," IEEE Transactions on Semiconductor Manufacturing, 5(2) : 101-106, 1992. 

  5. Gupta, J. N. D., Ruiz, R., Folwer, J. W., and Mason, S. J.; "Operational planning and control of semiconductor wafer production," Production Planning and Control, 17(7) : 639-647, 2006. 

  6. Ignizio, J. P.; "A review of goal programming: A tool for multi objective analysis," Journal of Operational Research Society, 29(11) : 1109-1119, 1978. 

  7. Kang, H. H. and Lee, T. H.; "Make-to-order scheduling in foundry semiconductor fabrication," International Journal of Production Research, 45(3) : 615-630, 2007. 

  8. Kim, S., Yea, S., and Kim, B.; "Stepper scheduling in semiconductor wafer fabrication process," Proceedings of the International Conference on Modeling and Analysis of Semiconductor Manufacturing, Arizona, 157-162, 2000. 

  9. Kim, S., Yea, S. H., and Kim, B.; "Shift scheduling for steppers in the semiconductor wafer fabrication process," IIE Transactions, 34 : 167-177, 2002. 

  10. Lee, B., Lee, T. H., Yang, T., and Ignisio, J.; "A due-date based production control policy using WIP balance for implementation in semiconductor fabrications," International Journal of Production Research, 46(20) : 5515-5529, 2008. 

  11. Lee, Y. H. and Kim, T.; "Manufacturing cycle time reduction using balance control in the semiconductor fabrication line," Production Planning and Control, 13(6) : 529-540, 2002. 

  12. Lee, Y. H. and Lee, B.; "Push-pull production planning of the reentrant process," International Journal of Advanced Manufacturing Technology, 22 : 922-931, 2003. 

  13. Lee, Y. H., Park, J. K., and Kim, S. Y.; "Experimental study on input and bottleneck scheduling for a semiconductor fabrication line," IIE Transactions, 34 : 179-190, 2002. 

  14. Lee, Y., Kim, S., Yea S., and Kim, B.; "Production planning in semiconductor wafer fab considering variable cycle times," Computer and Industrial Engineering, 33 : 713-716, 1997. 

  15. Linn, R. and Zhang, W.; "Hybrid flow shop scheduling: a survey," Computers and Industrial Engineering, 37 : 57-61, 1999. 

  16. Lin, Y. H. and Lee, C. E.; "A total standard WIP estimation method wafer fabrication," European Journal of Operation research, 131 : 78-94, 2001. 

  17. Lu, S. C. H., Ramaswamy, D., and Kumar, P. R.; "Efficient scheduling policies to reduce mean and variance of cycletime in semiconductor manufacturing plants," IEEE Transactions semiconductor manufacturing, 7(3) : 374-388, 1994. 

  18. Park, Y., Kim, S., and Jun, C. H.; "Mean value analysis of reentrant line with batch machines and multi-class jobs," Computers and Operations Research, 29 : 1009-1024, 2002. 

  19. Robinson, J. and Chance, F.; "Wafer fab cycle time management using MES data," Proceedings of the International Conference on Modeling and Analysis of Semiconductor Manufacturing, Arizona, 183-187, 2000. 

  20. Rose, O.; "Estimation of the cycle time distribution of a wafer fab by a simple simulation model," Proceedings of the International Conference on Semiconductor Manufacturing Operational Modeling and Simulation, San Francisco, 133-138, 1999. 

  21. Rose, O.; "Improved simple simulation models for semiconductor wafer factories," Proceedings of the Winter Simulation Conference, Washington, D.C., 1708-1712, 2007. 

  22. Sarin, S. C., Varadarajan, A., and Wang, L.; "A survey of dispatching rules for operational control in wafer fabrication," Production planning and Control, 22(1) : 4-24, 2011. 

  23. Spearman, M. L., Woodruff, M. L., and Hopp, W. J.; "CONWIP: a pull alternative to kanban," International Journal of Production Research, 28(5) : 879-894, 1990. 

  24. Vargas-Villamil, F. D. Rivera, D. E., and Kempf, K. G.; "A hierarchical approach to production control of reentrant semiconductor manufacturing lines," IEEE Transactions on Control Systems Technology, 11(4) : 578-587, 2003. 

  25. Yea, S. H.; "A shift scheduling in semiconductor wafer fabrication," M. S. Dissertation, Pohang University, Korea, 1997. 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로