[논문]TCAD 툴을 이용한 제안된 얕은 트랜치 격리의 시뮬레이션

이용재

doi:10.9709/jkss.2013.22.4.093

TCAD 툴을 이용한 제안된 얕은 트랜치 격리의 시뮬레이션
Simulations of Proposed Shallow Trench Isolation using TCAD Tool 원문보기

한국시뮬레이션학회논문지 = Journal of the Korea Society for Simulation, v.22 no.4, 2013년, pp.93 - 98

초록
AI-Helper

본 논문에서는, 초고집적과 초고내압 MOSFET를 위한 높은 임계전압에서 제안한 구조의 얕은 트랜치 접합 격리 구조에 대한 시뮬레이션 하였다. 열전자 스트레스와 열 손상의 유전 강화 전계의 물리적 기본 모델들은 주위 온도와 스트레스 바이어스의 넓은 범위에 걸친 집적화된 소자들에 있어서 분석하는 전기적의 목표인 TCAD 툴을 이용하였다. 시뮬레이션 결과, 얕은 트랜치 접합 격리 구조가 수동적인 전기적 기능 일지라도, 소자의 크기가 감소됨에 따라서, 초대규모 집적회로 공정의 응용에서 제안된 얕은 트랜치 격리 구조가 전기적 특성에서 전위차, 전계와 포화 임계 전압이 높게 나타났다.

Abstract ▼ AI-Helper

In this paper, the proposed shallow trench isolation structures for high threshold voltage for very large scale and ultra high voltage integrated circuits MOSFET were simulated. Physically based models of hot-carrier stress and dielectric enhanced field of thermal damage have been incorporated into a TCAD tool with the aim of investigating the electrical degradation in integrated devices over an extended range of stress biases and ambient temperatures. As a simulation results, shallow trench structure were intended to be electric functions of passive, as device dimensions shrink, the electrical characteristics influence of proposed STI structures on the transistor applications become stronger the potential difference electric field and saturation threshold voltage.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

셋째는 게이트 실리사이드 전극에서 게이트 산화막의 측면 부분에서 스트레스의 영향으로 인한 게이트 산화막 의 두께변화를 분석하고자 한다. 따라서 이런 효과들을 실제 초고집적 소자에서 전기적 영향을 주는 인자들을 완화시키고, 실제 소자 제작의 최적 공정을 정확하게 하기 위한 시뮬레이션 하고자 하며, 공정설계에서 특성에 원인이 되는 효과들을 감소시킬 수 있는 제안된 회자구조의 얕은 트랜치 격리 구조와 게이트 활성영역에서 가장자리의 산화막을 개선시키고자 한다.
본 연구는 TCAD 툴(ATHENA, ATLAS)을 이용한 얕은 접합 격리와 트랜지스터 성능 사이에는 상호작용을 하는 두 가지 중요한 관련 인자와 구조에 대한 시뮬레이션 특성을 하고자 한다.
본 연구에서는 개선된 시뮬레이션 결과에 따른 실제 초고집화 소자 제작을 위한 격리기술의 결과를 적용하고자 단계별 공정이다.
TCAD 툴의 2-D 시뮬레이터를 이용하여, 제안한 얕은 트랜치 격리 구조를 3가지이며, 기존의 방법과 제안된 회자 구조에 대한 시뮬레이션으로 각각의 구조와 얕은 접합에서 크게 요구되는 전계분포와 높은 임계전압이 나타나는 구조가 되도록 설계를 하여야 실제 제작에서 격리에 대한 활성영역의 영향이 작기 때문이다. 이 시뮬레이션 연구에 대한 테스트 토대는 인텔에 의해 보고^[5,6] 된 전형적인 45nm 기술 세대의 고성능 트랜지스터의 성능 C-MOSFET 용도로 설계하고자 하는 전단계 공정 기술이다.

제안 방법

기존의 구조에서 포화 임계전압을 개선시키기 위해 얕은 트랜치 격리와 활성영역 경계부위에 기존의 1) 수직 모양 구조 2) 기존 곡선화 구조, 3) 제안된 회자 모양의 구조에 따른 각각의 얕은 트랜치 격리 구조의 공정 시뮬레이션과 각각의 구조에서 전위에 대한 전자 분포, 전계 분포를 시뮬레이션 하고자 하였다.
첫째는 얕은 접합 격리의 영향으로 소위 ‘좁은 폭 효과’ 라 불리는 좁은 폭의 MOS (Metal Oxide Semiconductor) 구조에서 1) 수직 모양 구조 2) 기존 곡선화 구조, 3) 제안된 회자(Moat) 곡선화 구조에 따른 각각의 얕은 트랜치 격리 구조를 실제 공정을 고려한 구조를 시뮬레이션 하고자 한다.
둘째는 이 구조에 따른 얕은 접합 격리에 의해 유기된 스트레스 때문에 얕은 트랜치 격리 공정이 활성 영역에 미치는 스트레스에 의한 실리콘의 손상이 근처의 트랜지스터 전기적 특성에 미치는 영향의 분석으로 전위 분포, 전계분포와 포화임계전압 특성을 분석하고자 한다.
모스(MOS) 구조에서 기판 P형 실리콘과 실리사이드 전극인 게이트 단자에 0 [V]에서 2 [V] 까지 0.1 [V] 씩 증가 시켜서 인가를 하였다. 이 경우 게이트 인가 바이어스의 크기에 따라서 얕은 트랜치 격리 구조의 가장자리 영역에서 먼저 동일한 게이트 전압에 비해 얕은 산화막 두께로 인해 큰 전계가 형성이 되어 포화 임계전압 형성을 구조별로 분석한 결과가 다음 그림들이다.
본 연구에서 툴(ATHENA, ATLAS)을 이용한 시뮬레이션의 중요한 두 가지 결과인 좁은 폭 효과와 스트레스 관련 효과들의 특성을 제시하였다. 좁은 폭 효과에서, 얕은 트랜치 격리 구조는 포화 임계전압에서 상당한 개선의 결과가 나타났으며, 개선된 회자 모양의 얕은 트랜치 격리는 제작 공정에서의 실리콘의 공정 스트레스에 의한 손상 부위가 트랜치 격리의 밑 부분에 크며, 초고집적회로의 소자에 미치는 영향은 작은 것으로 판단된다.
셋째는 게이트 실리사이드 전극에서 게이트 산화막의 측면 부분에서 스트레스의 영향으로 인한 게이트 산화막 의 두께변화를 분석하고자 한다. 따라서 이런 효과들을 실제 초고집적 소자에서 전기적 영향을 주는 인자들을 완화시키고, 실제 소자 제작의 최적 공정을 정확하게 하기 위한 시뮬레이션 하고자 하며, 공정설계에서 특성에 원인이 되는 효과들을 감소시킬 수 있는 제안된 회자구조의 얕은 트랜치 격리 구조와 게이트 활성영역에서 가장자리의 산화막을 개선시키고자 한다.
이는 에칭 시에 스트레스가 많이 받은 부위는 산화의 속도가 빠르며, 이것이 제안한 회자 모양의 일부이다. 이를 다시 식각을 하여 제안된 구조를 제작코자 하였으며, 벽면에 다시 열산화막으로 80 [Å] 기른다. 그 옆에 화학기상증착(CVD) 방법으로 선형을 위한 실리콘 질화막 50 [Å]을 증착을 시키고, 그 위에 선형을 위한 화학기상증착(CVD) 방법으로 산화막 120 [Å]을 증착을 시킨다.

성능/효과

격리 구조의 분석 결과 트랜지스터의 제작 부분인 활성영역의 중앙 부분과 가장자리 부분에서 포화임계전압이 동일한 특성을 나타내야 하지만 실제 제작 공정상 구조적 차이, 트랜치 제작과정에서 가장자리 부분에서의 공정 스트레스 영향, 산화막의 질 등이 다르기 때문에 중앙 부분이 가장자리 영역 보다 높게 임계 전압 특성을 보였다.
또한 같은 채널 농도를 갖는 트랜지스터이라도 얕은 트랜치 격리의 구조에 따라서 포화 임계전압은 달라지며, 수직 구조 보다 기존의 곡선화 구조가 개선된 포화 임계 전압이 높았으며, 여기에 제안한 회자 모양의 얕은 트랜치 격리 구조가 가장자리 영역에서 양호한 높은 포화 임계전압 특성을 보였다. 즉 구조에서 곡선화가 잘 된 것일수록 활성영역에서 평판과 가장자리의 전기적 특성이 비슷한 특성을 보인 결과였다.
6 [V], 1 [V]와 2 [V]의 결과이다. 실리콘 기판 P형 농도10¹⁶/cm³에서 페르미 준위(E_f)에서 전자가 반전된 두께와 동일한 전압인 포화 임계전압이 0.59 [V]로 나타난 빨강색으로 확연히 나타난 결과이며, 게이트 전압의 증가에 따라 반전층은 두껍게 나타나고 있으며, 반전층의 형태는 활성영역 가장자리 부분은 높게 나타나며, 활성영역 중앙 부분까지는 일정한 모양을 나타내는 결과를 나타내고 있다.
2의 수직 구조 보다 기존 곡선화 모양으로 인해 활성영역 가장 자리 부분에는 게이트 바이아스에 다른 전자의 반전층이 두껍게 나타난 시뮬레이션 결과이다. 이 결과에서 격리 구조에서 Fig. 2의 가장자리 영역 보다 게이트 단자에 전압이 0.6 [V]에서는 반전이 거의 일어나자 않으며, 0.8 [V]에서 반전층이 형성되기 시작하여 비교적 높은 0.86 [V]에서 포화 임계전압으로 나타났으며, 활성 영역 중앙 부분에는 거의 일정한 반전 결과를 보인다.
전체적인 구조별 시뮬레이션 결과는 P형 기판에서 가장자리 영역의 전자 반전층의 포화 임계전압 특성의 분석 결과는 기존의 수직 모양 구조가 0.59 [V], 기존의 곡선 모양 구조는 0.86[V]로 높아졌으며, 제안한 회자 모양의 얕은 접합 격리 구조가 0.99 [V]로 가장 높은 반전층의 형성으로 나타났으며, 활성 영역 부분에서도 Fig. 2와 Fig. 3의 결과 보다 일정한 안정된 반전층이 형성된 결과를 보인다. 이는 활성영역에서의 집적회로의 트랜지스터의 동작 임계 전압(0.
본 연구에서 툴(ATHENA, ATLAS)을 이용한 시뮬레이션의 중요한 두 가지 결과인 좁은 폭 효과와 스트레스 관련 효과들의 특성을 제시하였다. 좁은 폭 효과에서, 얕은 트랜치 격리 구조는 포화 임계전압에서 상당한 개선의 결과가 나타났으며, 개선된 회자 모양의 얕은 트랜치 격리는 제작 공정에서의 실리콘의 공정 스트레스에 의한 손상 부위가 트랜치 격리의 밑 부분에 크며, 초고집적회로의 소자에 미치는 영향은 작은 것으로 판단된다.
또한 같은 채널 농도를 갖는 트랜지스터이라도 얕은 트랜치 격리의 구조에 따라서 포화 임계전압은 달라지며, 수직 구조 보다 기존의 곡선화 구조가 개선된 포화 임계 전압이 높았으며, 여기에 제안한 회자 모양의 얕은 트랜치 격리 구조가 가장자리 영역에서 양호한 높은 포화 임계전압 특성을 보였다. 즉 구조에서 곡선화가 잘 된 것일수록 활성영역에서 평판과 가장자리의 전기적 특성이 비슷한 특성을 보인 결과였다.
2 [V] 이하) 보다 훨씬 높기 때문에 활성 영역에는 비교적 얕은 산화막 격리 공정에서 주로 나타나는 스트레스에 의한 누설 전류가 주로 형성된다. 활성영역과 격리 산화막의 경계 부분의 가장자리 부분에서의 임계전압이 높게 형성이 되면, CMOS 제작 시에 p-채널, 혹은 n-채널 MOSFET가 거의 이 전압 값 보다 아주 낮은 활성영역의 임계전압으로 트랜지스터가 동작을 하기 때문에 거의 가장자리의 전기적 영향은 무실될 수 있는 개선된 구조의 결과로 나타났다.

후속연구

또한 실리콘 공정 동안, 도판트 불순물의 이온주입은 치환 불순물로 알려진 실리콘 격자로부터 실리콘 격자와 치환을 하는 좁은 폭 효과를 고려해야 할 필요가 있으며, 활성영역의 가장자리 영역에서의 실리콘 손상 분포는 고려되어야할 인자이다. 이를 개선하기 위한 방법이 게이트 단자에 전위를 인가할 때 포화임계전압을 높이는 방법의 개선으로 기존의 곡선화 모양의 STI 구조 보다 제안된 회자 모양의 격리 구조를 이용하면, 높은 포화 임계전압과 공정상의 스트레스로 인한 실리콘의 손상 부위가 활성영역에 영향을 감소시킴으로써 실제 응용에서는 초대규모집 적회로에 영향을 최소화 할 수 있을 것으로 판단된다^[5,6] .

질의응답

핵심어	질문	논문에서 추출한 답변
	활성영역의 가장자리의 낮은 임계 전압은 어떤 문제점을 야기 시킬 수 있는가?	활성영역의 가장자리가 높은 임계 전압 특성을 나타나야 하는데, 이는 실제 임계 전압이 낮으면, 고집적 MOSFET 소자에서 가장자리 영역에서 채널이 형성되어 원하지 않는 누설 전류-전압 특성과 신뢰성의 문제점을 야기 시킬수 있다. 따라서 얕은 트랜치 격리 구조에서 활성 영역의 가장자리의 높은 임계전압을 갖도록 격리 구조를 개선하는 연구를 지속적으로 하고 있다[3,5] .
	TCAD 툴의 한계점은?	TCAD 툴은 격자 관련 국지적인 온도와 전계에 대해 파라미터 유동에 관련이 있지만 직접적인 열화를 예측할 수 없고, 관련된 모델은 불균일 격자 가열 모델이며, 실재 에는 적용할 수 없다. 따라서 초고집적을 위한 소자와 소자를 격리 시키는 격리 공정 발달이 초고집적도에 중요한 관건이 되었으며, 반도체 소자크기의 축소화가 고밀도와 소자 속도를 향상시키기 위해 필요하다.
	본 연구에서는 얕은 접합 격리와 트랜지스터 성능 사이 상호작용하는 두 가지 관련 인자에 대해 어떤 시뮬레이션 및 분석을 하고자 하는가?	첫째는 얕은 접합 격리의 영향으로 소위 ‘좁은 폭 효과’ 라 불리는 좁은 폭의 MOS (Metal Oxide Semiconductor) 구조에서 1) 수직 모양 구조 2) 기존 곡선화 구조, 3) 제안된 회자(Moat) 곡선화 구조에 따른 각각의 얕은 트랜치 격리 구조를 실제 공정을 고려한 구조를 시뮬레이션 하고자 한다. 둘째는 이 구조에 따른 얕은 접합 격리에 의해 유기된 스트레스 때문에 얕은 트랜치 격리 공정이 활성 영역에 미치는 스트레스에 의한 실리콘의 손상이 근처의 트랜지스터 전기적 특성에 미치는 영향의 분석으로 전위 분포, 전계분포와 포화임계전압 특성을 분석하고자 한다. 셋째는 게이트 실리사이드 전극에서 게이트 산화막의 측면 부분에서 스트레스의 영향으로 인한 게이트 산화막 의 두께변화를 분석하고자 한다. 따라서 이런 효과들을 실제 초고집적 소자에서 전기적 영향을 주는 인자들을 완화시키고, 실제 소자 제작의 최적 공정을 정확하게 하기 위한 시뮬레이션 하고자 하며, 공정설계에서 특성에 원인이 되는 효과들을 감소시킬 수 있는 제안된 회자구조의 얕은 트랜치 격리 구조와 게이트 활성영역에서 가장자리의 산화막을 개선시키고자 한다.

참고문헌 (6)

Susanna Reggiani et. al., "TCAD Simulation of Hot-Carrier and Thermal Degradation in STI-LDMOS Transistors" IEEE Transactions on Electron Devices, Vol. 60, No. 2, pp. 691-698, Feb. 2013

상세보기
V. C. Su et al., "Shallow-Trench-Isolation (STI)- Induced Mechanical-Stress-Related Kink- Effect Behaviors of 40-nm PD SOI NMOS Device" IEEE Transactions on Electron Devices, Vol. 55, No. 6, pp. 1588-1562, JUNE 2008.
S. Poli, S. Reggiani, et. al., "Hot-carrier stress induced degradation in multi-STI-Finger LDMOS: An experimental and numerical insight," Solid State Electron., vol. 65/66, pp. 57-63, Nov./Dec. 2011.

상세보기
Zih-Song Wang et. al., "A New Recess Method for SA-STINAND Flash Memory" IEEE Electorn Device Lett., Vol. 33, No. 6, pp. 896-898, June 2012.

상세보기
V. C. Su et al., "Shallow-Trench-Isolation (STI)-Induced Mechanical-Stress-Related Kink- Effect Behaviors of 40-nm PD SOI NMOS Device" IEEE Transactions on Electron Devices, Vol. 55, No. 6, pp. 1588-1562, JUNE 2008.
Susanna Reggiani et. al. "Physics-Based Analytical Model for HCS Degradation in TI- LDMOS Transistors" IEEE Trans. on Electron Devices, Vol. 58, No. 9, pp. 3072-3080, Sep. 2011.

상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증