최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.20 no.3, 2013년, pp.75 - 80
박철균 (부산대학교 인지메카트로닉스공학과) , 이태호 (부산대학교 광메카트로닉스연구소) , 이태경 (삼성전기) , 정명영 (부산대학교 인지메카트로닉스공학과)
According to advance of electronic packaging technology, electronic package becomes smaller. Miniaturization of package causes the temperature rise of package. This can degrade life of electronic device and generate the failure of electronic system. In this study, we proposed a new semi-embedded str...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
전자 소자 및 패키지의 장점은 무엇인가? | 전자 소자 및 패키지는 낮은 작동 온도에서 더 효과적으로 전기적 신호의 송수신이 가능하며, 노이즈가 적기 때문에 효율적인 기능을 수행할 수 있을 뿐만 아니라, 소자의 수명 향상을 기대할 수 있다.2-3) | |
전자 소자의 단점은 무엇인가? | 그러나, 전자 소자는 구동에 따라 발열이 필연적으로 발생하게 되고, 이러한 발열의 증가는 열팽창계수(CTE) 가 상이한 재료들이 적층된 구조로 구성되어 있는 패키지의 불 균일한 온도분포를 형성하여, 서로 다른 물질 간의 계면에서 균열과 박리와 같은 문제점들이 발생하게 한다.2-3) 이에 따라, 온도에 민감하게 반응하는 소자는 수명이 저하되어 시스템의 고장 등의 문제점을 초래한다. | |
Embedded PCB 기술의 한계는 무엇인가? | 이러한 현재의 요구를 충족시키기 위하여 Embedded PCB가 대두되었다. 그러나 소자를 패키지의 내부 실장하는 기술이기 때문에, 소자의 불량에 따른 대처가 어려운 단점이 있어 일부 수동소자만을 임베디드 기술을 이용할 뿐 현재 널리 활용되지 못하고 있는 실정이다.8-10) |
C. F. Coombs, "Printed Circuits Handbook", sMcGraw Hill Book Co., Chap.3, (2007).
Y. Song, S. B. Lee, S. H. Jeon, B. S. Yim, H. S. Chung and J. M. Kim "Underfill Flow Characteristics for Flip-Chip Packaging", J. Microelectron. Packag. Soc.,16(3), 39 (2009).
J. H. Ann, K. S. Kim, Y. C. Lee, Y. Kim and S. B. Jung "Regulation in Shear Test Method for BGA of Flip-chip Package", J. Microelectron. Packag. Soc., 17(3), 1 (2010).
J.U. Knickerbocker, et al., "three-dimensional silicon integration", IBM Journal of Research and Development, 52(6), 553- 569, (2008).
Sakuma, K. et al, "Characterization of Stacked Die using Dieto- Wafer Intergration for High Yield and Throughput", Proc 58th Electronic Components and Technology Connf, Orlando, FL, pp. 18-23 (2008).
JHwang et al., "Fine pitch chip interconnection technology for 3D integration", Electronic Components and Technology Conference (ECTC), pp. 1399-1403 (2010).
Y. C. Chiou, Y. M. Jen, S H Huang, "Finite element based fatigue life estimation of the solder joints with effect of intermetallic compound growth", Microelectronics Reliability 2319-2329, 51 (2011).
C. Y. H. Lu, "Growth Mechanism of the Cathode IMC Layer in Solder Bump Joints", Transactions of JWRI, Special Issue on WSE2011 (2011).
M. Huang, L. Chen, S. Zhou, S. Ye, "Effect of surfacce finish (OSP and ENEPIG) on Failure mechanism induced by electromigration in Sn-3.0Ag-0.5Cu flip chip solder interconnect", APM2011 (2011).
A. Qasaimeh, S. Lu, P. Borgesen, "Crack Evolution and Rapid Life Assessment for Lead Solder Joints", Electronic Components and Technology Conference (2011).
C. G. Song, S. H. Choa, "Numerical Study of Warpage and Stress for the Utra Thin Package", J. Microelectron. Package. Soc., 17(4), 49(2010).
M. O. Alam ,H. Lu, C. Bailey, Y. C. Chan, "Finite-element simulaation of stress intensity factors in solder joint intermetallic compounds", IEEE Trans Device Mater Ral, 9, 40(2011).
Y. M. Jen, Y. C. Chiou ,C. L. Yu, "Fracture mechanics study on the intermetallic compound cracks for the solder joints of electronic packages.", Eng Fail Anal, 18, 797 (2011).
Nguyen, T.T., D. Lee, J. B. Kwak, S. Park, "Effects of glue on reliability of flip chip BGA packages under thermal cycling", Microelectronics Reliability, 50(7), 1000 (2010).
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.