[논문]CMOS Image Sensor 의 설계기술 현황 및 전망

김대윤; 송민규

[국내논문] CMOS Image Sensor 의 설계기술 현황 및 전망 원문보기

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

최근에는 자동차 전후방 카메라, 로봇, 홍채인식 장치, X-ray 등의 새로운 시장에도 적용되고 있는 추세이다. 본 논문에서는 이러한 CIS의 구조와 설계기술들을 고찰함으로써 CIS에 대한 전반적인 현황을 돌아보고자 한다. 특히 CIS에서 사용되는 readout 회로 중 Analog to Digital Converter(ADC)의 설계기술에 대해 좀 더 자세하게 다룬다.
본 논문에서는 이러한 CIS의 구조와 설계기술들을 고찰함으로써 CIS에 대한 전반적인 현황을 돌아보고자 한다. 특히 CIS에서 사용되는 readout 회로 중 Analog to Digital Converter(ADC)의 설계기술에 대해 좀 더 자세하게 다룬다.
CIS는 낮은 노이즈, 저전력, 높은 frame rate, 넓은 DR, 3-D 이미지 구현 등 다양한 요구 조건을 만족시키기 위해서 하루가 다르게 발전하고 있다. 이러한 CIS의 최신 기술 동향을 최근 발표된 논문 및 주요 연구 결과를 통해 살펴보았다.

제안 방법

이러한 CIS는 일반적으로 <그림 2>와 같이 pixel과 이를 읽어내기 위한 readout 회로가 결합되어 하나의 chip으로 설계된다. 물론 이미지 센서에서 매우 중요한 역할을 하는 Image Signal Processing(ISP) 회로 역시 on-chip 화하는 추세이긴 하지만 이는 디지털 신호 처리에 가깝기 때문에 본 논문에서는 생략하기로 한다.
CIS 초기에는 <그림 3>(a)의 Passive Pixel Sensor(PPS)가 간단한 구조와 빠른 속도로 인해 많은 관심을 받았지만 pixel에 축적된 전하를 스위치만을 이용하여 읽어내기 때문에 많은 노이즈가 발생하는 문제를 가지고 있었다. 이후 기존 PPS의 노이즈 특성을 보완하기 위해 source follower 형태의 buffer를 추가한 Active Pixel Sensor(APS)가 개발되었다. 이러한 APS는 추가 MOS transistor의 배치에 따라 그 특성이 달라지는데 대표적인 APS로는<그림 3>(b)의 3Tr-APS와 <그림 3>(c)의 4Tr-APS가 존재한다.
<그림 6>에 2002년도부터 2012년까지 주요 학회 및 저널에 발표된 CIS 논문들을 CIS 구조별로 정리하여 도시하였다. 75개의 논문 중 약 68%를 column parallel ADC 구조가 차지하고 있으며, 이중 SS-ADC의 비중이 가장 높은 것을 알 수 있다.
하지만 이 경우 상대적으로 큰 pixel 크기와, 새로운 이미지 처리 알고리즘 개발 등의 부가적인 문제가 발생한다. <그림 9>[b]의 방법은 최근 제안된 time-division 방식으로, frame rate마다 번갈아가며 이미지의 color 정보와 depth정보를 각각 취득함으로써 기존 space-division 방식에서 발생하는 문제를 해결하고자 하였다. 또한 각 pixel에 있는 두 개의 photodiode와 네 개의 transfer gate를 이용하여 전자의 전송 속도를 향상시켜 속도 문제를 해결하였으며, FD sharing을 통해 fill factor를 높여 향상된 3-D pixel을 구현 하였다^[12].
<그림 9>[b]의 방법은 최근 제안된 time-division 방식으로, frame rate마다 번갈아가며 이미지의 color 정보와 depth정보를 각각 취득함으로써 기존 space-division 방식에서 발생하는 문제를 해결하고자 하였다. 또한 각 pixel에 있는 두 개의 photodiode와 네 개의 transfer gate를 이용하여 전자의 전송 속도를 향상시켜 속도 문제를 해결하였으며, FD sharing을 통해 fill factor를 높여 향상된 3-D pixel을 구현 하였다^[12].
하지만 oversampling으로 인한 느린 변환 속도가 단점으로 지적되었고, 이를 보완하기 위해 coarse 해상도 구간은 I-ΔΣ ADC가, fine 해상도 구간은 cyclic ADC가 각각 A/D 변환을 수행하는 two-step 구조를 이용하여 해상도와 속도를 동시에 만족하고자 하였다.

성능/효과

<그림 6>에 2002년도부터 2012년까지 주요 학회 및 저널에 발표된 CIS 논문들을 CIS 구조별로 정리하여 도시하였다. 75개의 논문 중 약 68%를 column parallel ADC 구조가 차지하고 있으며, 이중 SS-ADC의 비중이 가장 높은 것을 알 수 있다. 이것은 column-parallel ADC의 구조가 고해상도로 갈수록 효율이 높고 안정된 성능을 보이기 때문이며, 이중에서도 SS-ADC가 이미지 센서에서 중요한 특성 중 하나인 선형성에 많은 강점을 보여 이를 활용한 연구가 많이 이루어지고 있는 것으로 여겨진다.

후속연구

최근 3년 동안 ISSCC 학회에서는 3-D 이미지 센서관련 논문이 24%, WDR 이미지 센서 논문이 10%, BSI와 같은 공정 기술에 대한 논문이 14%, ADC를 포함한 readout 회로에 관한 논문이 31%, 초고속 및 적외선 카메라 등 특수 분야에 대한 이미지 센서 논문이 21%를 차지하였다. 이 논문들의 연구 결과를 보아 가까운 미래에 3-D 및 적외선 이미지 센서와 같은 특수 기능을 갖는 이미지 센서가 보급화 될 것이며, pixel의 기본적인 성능도 공정 기술의 발전을 통해 한층 향상될 것으로 예상된다. 또한 CIS를 적용한 측정 장비의 개발은 점점 활발해져, 여러 실험에 대한 기여도 상승과 함께 좀 더 특수한 환경에 적용하기 위한 CIS에 대한 연구도 같이 진행될 것으로 보인다.
이 논문들의 연구 결과를 보아 가까운 미래에 3-D 및 적외선 이미지 센서와 같은 특수 기능을 갖는 이미지 센서가 보급화 될 것이며, pixel의 기본적인 성능도 공정 기술의 발전을 통해 한층 향상될 것으로 예상된다. 또한 CIS를 적용한 측정 장비의 개발은 점점 활발해져, 여러 실험에 대한 기여도 상승과 함께 좀 더 특수한 환경에 적용하기 위한 CIS에 대한 연구도 같이 진행될 것으로 보인다. 물론 공정 및 pixel의 성능 향상에 맞춘 readout 회로의 개발은 CIS에서 매우 중요한 부분을 차지하기 때문에 이 부분 역시 함께 발전해 나갈 것으로 예상된다.
물론 공정 및 pixel의 성능 향상에 맞춘 readout 회로의 개발은 CIS에서 매우 중요한 부분을 차지하기 때문에 이 부분 역시 함께 발전해 나갈 것으로 예상된다. 따라서 readout 회로는 점점 높아지는 A/D 변환 해상도와 속도, 그리고 낮아지는 전력 소모를 만족시키기 위한 방향으로 발전할 것이며, 이를 위해 고성능 이미지 센서에 최적화된 ADC 구조들이 제안되고 연구되어질 것으로 보인다. 그러므로 이미지 센서 설계자들은 이러한 추세에 맞추어 연구를 진행해야할 것이며, 조금 더 멀리 나아가서는 1억화소 이상의 초고해상도를 갖는 차세대 이미지 센서의 개발을 위한 연구도 필요할 것으로 예상된다.
따라서 readout 회로는 점점 높아지는 A/D 변환 해상도와 속도, 그리고 낮아지는 전력 소모를 만족시키기 위한 방향으로 발전할 것이며, 이를 위해 고성능 이미지 센서에 최적화된 ADC 구조들이 제안되고 연구되어질 것으로 보인다. 그러므로 이미지 센서 설계자들은 이러한 추세에 맞추어 연구를 진행해야할 것이며, 조금 더 멀리 나아가서는 1억화소 이상의 초고해상도를 갖는 차세대 이미지 센서의 개발을 위한 연구도 필요할 것으로 예상된다.

핵심어

질문

논문에서 추출한 답변

pixel ADC 구조는 어떤 구조인가?

<그림 5>(b)의 pixel ADC 구조는 말 그대로 pixel마다 ADC가 위치하는 구조이다. 따라서 모든 pixel이 동시에 A/D 변환 과정을 수행할 수 있고, 이후 변환된 디지털 신호를 고속으로 읽어냄으로써 매우 높은 frame rate을 갖는 CIS 제작이 가능하다.

Flash ADC는 무엇인가?

Flash ADC는 다수의 comparator를 사용한 병렬 처리 기법을 통해 큰 면적이 필요하지만, 매우 빠른 변환 속도를 갖는 고속 ADC이다. 따라서 single ADC 구조에 적합한 ADC라 할 수 있다.

CMOS Image Sensor의 특징은 무엇인가?

<표 1>에서 볼 수 있듯이 CIS는 CCD 이미지 센서와 비교하여 동작 환경, 구조, 성능 등 많은 부분에서 차이를 보인다. 일반적으로 CIS는 노이즈와 Dynamic Range(DR)에서 부족하지만 속도, 전력 소모 등에서 월등히 뛰어나다. 특히 많은 반도체 회로 들이 CMOS 공정으로 제작되기 때문에 주변 회로들을 모두 on-chip하여 설계 할 수 있다는 큰 장점이 있다. 이것은 이미지 센서의 크기 감소 및 전원 전압의 단일화 등 CIS 성능 향상 뿐 아니라 적용 가능한 응용 제품의 범위를 넓힐 수 있는 주요인이다. 또한 최근에는 CIS의 단점들을 회로 설계를 통해 극복하고자 하는 다양한 시도들이 이루어지고 있으며 많은 성과를 보이고 있다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[국내논문] CMOS Image Sensor 의 설계기술 현황 및 전망 원문보기

AI 본문요약
AI-Helper

문제 정의

제안 방법

성능/효과

후속연구

질의응답

이 논문을 인용한 문헌

저자의 다른 논문 :

활용도 분석정보

활용도 Top5 논문

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[국내논문] CMOS Image Sensor 의 설계기술 현황 및 전망 원문보기

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

성능/효과

후속연구

질의응답

이 논문을 인용한 문헌

저자의 다른 논문 :

김대윤 (6) 송민규 (31)

활용도 분석정보

활용도 Top5 논문 더보기

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

AI 본문요약
AI-Helper

활용도 Top5 논문