최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of the Institute of Electronics Engineers of Korea = 전자공학회논문지, v.50 no.8, 2013년, pp.121 - 127
강근훈 (한국과학기술원 전기 및 전자공학과) , 노영탁 (한국과학기술원 전기 및 전자공학과) , 이희철 (한국과학기술원 전기 및 전자공학과)
Memory devices including SRAM and DRAM are very susceptible to high energy radiation particles in the space. Abnormal operation of the devices is caused by SEE or TID. This paper presents a method to estimate proton SEU cross section representing the susceptibility of the latch circuit that the unit...
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
소자내의 단위 cell의 밀집 도가 높아질 수록 무엇이 일어날 확률 또한 높아지는가? | 이를 SEU 또는 soft error라고 하며, 1970년대 SRAM, DRAM 과 같은 Memory 소자에서 SEU 효과가 처음으로 발견되었다. 최근에는 미세 공정에 의한 소자의 크기의 감소에 따른 커패시턴스의 감소와 저전력 소자를 위한 Supply voltage의 감소로 인해 하나의 전자 소자가 고에너지 방사선 입자에 대해 더욱 취약하게 되었고, 소자내의 단위 cell의 밀집 도가 높아질수록 MBU(Multiple Bit Upset)가 일어날 확률 또한 높아지게 되었다. | |
SRAM, DRAM을 포함한 Memory 소자는 무엇에 취약한가? | SRAM, DRAM을 포함한 Memory 소자들은 우주환경에서 고에너지 입자에 취약하다. SEE(Single Event Effect) 또는 TID(Total Ionizing Dose)에 의해서 소자의 비정상적인 동작이 야기될 수 있다. | |
SRAM, DRAM을 포함한 Memory 소자는 무엇에 의해서 소자의 비정상적인 동작이 야기될 수 있는가? | SRAM, DRAM을 포함한 Memory 소자들은 우주환경에서 고에너지 입자에 취약하다. SEE(Single Event Effect) 또는 TID(Total Ionizing Dose)에 의해서 소자의 비정상적인 동작이 야기될 수 있다. 본 논문은 SRAM의 기본 단위 셀인 Latch 회로를 이용하여 양성자에 대한 취약성을 나타내는 SEU cross section을 추정할 수 있는 방법에 대해서 설명한다. |
Eun-Gu Lee. "A Study on The Electron-Hole pair Generation Model due to Single Event Upset." 대한전자공학회 학술대회 논문지 제20권 2 호, pp. 437-440, 1997.11
Xapsos, M. "Modeling the Space Radiation Environment." IEEE Nuclear Science and Radiation Effect Conference (NSREC) 2006 Short Course Notes, Florida, United States, 62 pages, (2006)
Avery, K. "Radiation Effects Point of View", IEEE Nuclear Science and Radiation Effect Conference (NSREC) 2009 Short Course Notes, Quebec, Canada, 44 pages, (2009)
M. Omana, D. Rossi, C. Metra, "Novel Transient Fault Hardened Static Latch", Proc. of IEEE Int. Test Conference (ITC'03), pp. 886-892, (2003)
M. Omana, D. Rossi, C. Metra, "Latch susceptibility to transient faults and new hardening approach", IEEE trans. Comput., Vol.56, pp. 1255-1268, (2007)
ZHOA Y., DEY S., "Separate dual transistor - registers - a circuit solution for on-line testing of transient error in UDSM-IC", Proc. of IEEE Int. On-Line Testing Symposium, pp. 7-11, (2003)
WANG L., YUE S., ZHAO Y., "Low-overhead SEU-tolerant latches", Proc. Int. Conf. Microwave and Millimeter Wave Technology, pp. 1-4, (2007)
Arima Y., Yamashita T., Komatsu Y., Fujimoto T., Ishibashi K.,"cosmic ray immune latch circuit for 90nm technology and beyond", IEEE Solid-State Circuits Conference, Vol. 1, pp. 492-493, (2004)
X. Y. Zhang and X. B. Shen,"The SEU Cross Section Estimation in SRAM Induced by Protons of Space Environment", IEEE Circuits and Systems International Conference on Testing and Diagnosis, pp. 474-477, (2009).
W.J. Stapor,J.P. Meyers, J.B. Langworthy, E.L. Petersen, "Two Parameter Bendel Model Calculations For Predicting Proton Induced Upset", IEEE Trans. on Nucl. Science, Vol. 37, No. 6, (1990).
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.