최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.51 no.1, 2014년, pp.79 - 89
김태환 (숭실대학교 컴퓨터학과) , 장훈 (숭실대학교 컴퓨터학과)
It has been an increase in consumers who want a high-capacity and fast speed by the newly diffused mobile device(Smart phones, Ultra books, Tablet PC). As a result, the demand for Flash Memory is constantly increasing. Flash Memory is separated by a NAND-type and NOR-type. NAND-type Flash Memory spe...
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
본 연구에서 제안하는 NAND 플래시 메모리를 위한 패턴 테스트 PMBIST의 구성은? | [그림 5]는 제안하는 PMBIST의 구조를 보여주고 있다. 외부로부터 3비트의 알고리즘 선택신호인 AL_Select를 받으면 March 테스트 알고리즘의 March Element를 순서에 맞게 전달하는 알고리즘 생성기(Algorithm Generator)와 March Element를 메모리에 적용시키는 Read/Write 신호 생성기(Read/Write Signal Generator), 주소를 생성시키는 주소생성기(Address Generator)로 구성되어 있다. | |
FSM기반 PMBIST의 장점은? | [4]에서 마이크로 코드 기반 PMBIST는 알고리즘의 각 동작을 명령어들로 정의하기 때문에 다양한 알고리즘을 선택하여 테스트를 수행할 수 있지만 내장 자체 테스트 회로의 복잡도가 커지고 오버헤드가 증가하게 되어 많은 명령어를 전송해야 되므로 입력 받을 연결 핀이 필요한 단점이 있다. 그리고 FSM기반 PMBIST는 알고리즘의 각 단계를 미리 설계된 FSM을 따라 동작하게 하므로 적은 수의 연결 핀을 사용하고 마이크로 코드 기반보다 오버헤드를 줄일 수 있으며 메모리 동작속도에 맞춰 At-Speed로 테스트가 가능하다. 하지만 이미 정해진몇 개의 알고리즘만을 지원하기 때문에 다양한 March 테스트 알고리즘을 사용할 수 없는 단점이 있다. | |
알고리즘 선택 코드가 감소하면 어떤 이점이 있는가? | 이렇게 코드가 감소하면 입력 핀의 개수가 줄어들고 입력 핀의 수가 줄어들면 결과적으로 오버헤드가 감소하는 이점을 얻을 수 있다. 또한 전체적인 Code의 길이가 감소되었기 때문에 좀 더 빠른 속도의 테스트가 가능하게 된다. |
Pavan P, Bez R, Olivo P, Zanoni E. "Flash memory cells-.an overview," Proc IEEE 85(8):pp 1248-1271, 1997.
Yu-Ying Hsiao, Chao-Hsun Chen, and Cheng-Wen Wu, "Built-In Self-Repair Schemes for Flash Memories", IEEE Transactions on computer-aided design of integrated circuits and systems, Vol. 29, No. 8, August 2010.
M. G. Mohammad, K. K. Saluja, and A. Yap, "Testing Flash Memories", In Proceedings of Thirteenth Intel Conference on VLSI Design, pp 406-411, 2000.
Nur Qamarina Mohd Noor, Azilah Saparon, and Yusrina Yusof, "An Overview Of Microcode based and FSM based Programmable Memory Built-In Self Test (MBIST) Controller for Coupling Fault Detection", IEEE Symposium on Industrial Electronics and Applications (ISIEA 2009)
V.G. Mikitjuk, V.N. Yarmolik, A.J. and van de Goor, "RAM Testing Algorithms for Detection Multiple Linked Faults", IEEE European Design and Test Conference, pp 435-439, 1996.
Stefano DI CARLO, Michele FABIANO, Roberto PIAZZA, Paolo PRINETTO, "Exploring Modeling and Testing of NAND Flash memories," Test Symposium East-West Design, pp 47-50, 2010.
S. Banerjee, D. Mukhopadhyay, and D. R. Chowdhury, "Automatic generated built-in-self test for embedded memory," presented at India Annual Conference, 2004. Proceedings of the IEEE INDICON 2004. First, 2004.
Tei Wei Kuo, Po Chun Huang, and Yuan Hao Chang, "An Efficient Fault Detection Algorithm for NAND Flash Memory", Newsletter ACM SIGAPP Applied Computing Review, Volume 11 Issue 2 Pages 8-16, 2011.
J. Yeh, C. et al, "Flash Memory Built-In Self Test Using March- Like Algorithms," In Proceedings of the First IEEE Intl. Workshop on Electronic Design, Test and Applications, pp 137-141, 2002.
S. K. Chiu, J. C. Yeh, C. H. Huang, and C. W. Wu, "Diagonal Test and Diagnostic Schemes for Flash Memories," In Proceedings of International Test Conference, pp 37-46, 2002.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.