[논문]NAND Flash 메모리 저장 장치에서의 Error Control Code 응용

이기준; 이명규; 신범규; 공준진

NAND Flash 메모리 저장 장치에서의 Error Control Code 응용 원문보기

정보와 통신 : 한국통신학회지 = Information & communications magazine, v.32 no.6, 2015년, pp.16 - 22

이기준 (삼성전자) , 이명규 (삼성전자) , 신범규 (삼성전자) , 공준진 (삼성전자)

초록
AI-Helper

NAND flash 메모리의 집적도를 높이기 위한 주요 기술로, 데이터가 저장되는 cell 자체의 크기를 줄여주는 미세 공정화와 cell 당 저장되는 정보량을 늘려주는 멀티-레벨(multi-level)화가 사용되고 있다. 이러한 기술의 적용은 NAND flash 메모리 자체의 오류를 증가시키게 되므로, NAND flash 메모리 기반 데이터 저장 장치의 신뢰성을 높은 수준으로 유지하기 위해서는 우수한 정정 능력을 갖는 ECC(error control code) 를 사용하는 것이 필수적이다. 본고에서는 NAND flash 메모리의 신뢰성 특성과 함께 NAND flash 메모리를 사용하는 데이터 저장 장치에서의 ECC의 응용에 대해서 살펴보고자 한다.

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

부호의 길이를 증가시키고자 할 경우 발생하는 제약 사항들을 살펴보자. 부호의 길이가 길어질수록 부호 이득이 증가된다는 것은 잘 알려진 사실이다.

제안 방법

<그림 3>의 m₁, m₂는 변수 노드(variable node)의 입력이며, {-L₃, …, -L₁, 0, L₁, …, L₃}은 정밀도가 3비트로 표현되는 변수 노드 입력의 알파벳(alphabet)이다. 그리고 오류 마루(error floor) 영역의 정정 능력을 개선하기 위해서 하나의 매핑 함수를 이용하여 복호 실패할 경우에는 다른 매핑 함수를 이용하여 다시 복호하는 간단한 형태의 후처리 과정도 제안하였다.
순위 변조(rank modulation) [31]는 특정 cell 하나의 절대적인 전하량이 아니라 여러 cell들의 상대적인 순위로써 데이터를 표현하는 방법으로, 순열(permutation)에 대한 정보로 저장되고 다른 cell들과의 상대적인 값으로 판별된다. 이는 전하 누설(charge leakage)에 대한 정도가 모든 cell에 대해서 유사하다는 가정 하에 전하가 누설되더라도 상대적 값에는 변화가 없다는 개념을 이용해서 오류 수준을 줄일 수 있는 방법으로 제안되었다. 전하 누설을 제한된 크기를 갖는 심볼 에러로 모델링(modeling) 하여 순위 변조를 위한 ECC 연구도 진행되고 있다[32].

이론/모형

이 부호의 정정 능력은 동일 길이의 BCH 부호에는 못 미치나 구성 부호에 비해서는 개선되었으며, 하드웨어 복잡도는 구성 부호의 로직(logic)을 그대로 사용하므로 크게 증가하지 않을 것으로 보인다. [14]는 해밍 부호를 product 부호의 구성 부호로 사용하고, 정정 능력을 극대화하기 위해서 ChasePyndiah 알고리즘[15] 기반의 연판정 복호를 사용하였다.

후속연구

데이터 저장 장치의 신뢰성과 성능 등을 지속적으로 향상시키기 위해서는 부호 자체의 한계 및 시스템 관점에서의 한계 극복을 통해서 신뢰성, 처리 속도 개선, 저전력 구현, 그리고 설계 비용 감소를 달성하는 것이 필요하다. ECC 알고리즘과 이를 구현하기 위한 하드웨어 구조, 그리고 이를 운영하는 소프트웨어를 종합적으로 고려하여야 기존의 한계를 넘을 수 있을 것이다.
중요도 샘플링(importance sampling)과 LDPC 부호의 트래핑 집합(trapping set)을 이용하여 오류 마루 영역에서의 정정 능력을 예측하는 연구 결과들이 많이 소개되었으나, 메모리 시스템에 적용되는 LDPC 복호와 같이 제한된 정밀도의 메시지를 사용하는 복호의 정정 능력을 예측하는 연구 결과는 미흡하다. 또한 길이가 긴 부호들이 메모리 용 ECC로 주로 사용되기 때문에, 이 부호들의 트래핑 집합을 효율적으로 찾는 알고리즘 연구도 필요하다.
[5]는 목표 열화 조건에서의 문턱 전압 산포를 이용하여 인접한 두 산포가 동일한 상수비를 갖는 전압을 기준 전압으로 설정하였고, [17]은 문턱 전압의 산포를 이용하여 상호 정보량(mutual information)을 최대화하는 전압을 기준 전압으로 사용하였다. 후자에 소개된 방법은 전자에 소개된 방법에 비해 기준 전압을 수식적으로 쉽게 구할 수 있고 정정 능력도 우수하다는 이점을 가지지만, 신뢰성이 검증된 영역이 FER 기준 10^-5 수준으로 데이터 저장 장치에서 보장되어야 할 신뢰성에 크게 못 미치므로 이를 적용하는 데에는 한계가 있을 것으로 보인다.

질의응답

핵심어	질문	논문에서 추출한 답변
	BCH 부호의 decoding 알고리즘은 어떠한 과정으로 나누어지는가?	BCH 부호의 systematic encoder를 효율적으로 구현하기 위해 생성 다항식을 연결 다항식으로 가지는 나눗셈 회로가 사용되었다. BCH 부호의 decoding 알고리즘은 syndrome 계산 과정, error locator 다항식 계산 과정, 그리고 이 다항식의 근을 찾는 과정으로 나뉘어진다. 잘 알려진 것처럼, 이러한 세 과정에는 나눗셈, Berlekamp-Massey 및 Euclidean 알고리즘 또는 Peterson-Gorenstein-Zierler의 방법 그리고 Chien Search 알고리즘이 이용된다[9].
	RBER란 무엇인가?	UBER은 시스템의 요구 신뢰성을 나타내며, SER (sector-error rate) 또는 FER(frame-error rate)를 정보어 (information) 크기로 나눈 값 [8]이며, 10–15 수준 이하가 요구 되고 있다. RBER은 메모리에서 읽어낸 데이터 자체의 오류 수준을 나타내며, 이는 통신 시스템에서 주로 사용되는 uncoded bit-error rate와 동일한 개념이다.
	연판정 값을 이용한 LDPC 복호 방법에서 중요한 것은 무엇인가?	NAND flash 메모리의 읽기 성능을 개선하고 복호기를 효율적으로 구현하기 위해서 정밀도가 3비트로 표현되는 연판정 값을 이용한 LDPC 복호 방법이 소개되었다[19]. 고정밀의 연판정 값을 구하기 위해 판정 구간을 정확하게 설정 하는 것 외에도 많은 수의 읽기 동작을 수행해야 하므로, 제한된 정밀도의 연판정 값을 이용하여 정정 능력을 극대화하는 것은 매우 중요하다. [19]는 정정 능력의 극대화를 위해서 변수 노드의 갱신 과정을 단순 덧셈에서 매핑(mapping) 함수로 일반화하고<그림 3>, 주어진 부호에 대해 가장 우수한 정정 능력이 나오는 함수를 설계하였다.

참고문헌 (33)

K. Prall, "Scaling Nonvolatile Memory Below 30nm," in Tech. Dig. Nonvolatile Semiconductor Memory Workshop, pp. 5-10, 2007.
C. Trinh, N. Shibata, T. Nakano, M. Ogawa, J. Sato, Y. Takeyama et al., "A 5.6MB/s 64Gb 4b/cell NAND Flash Memory in 43nm CMOS," ISSCC Dig. Tech. Papers, pp. 245-246, Feb. 2009.
Online: http://www.samsung.com/global/business/semiconductor/product/flash-solution.
K.-D. Suh et al., "A 3.3 V 32 Mb NAND Flash Memory with Incremental Step Pulse Programming Scheme," IEEE Journal of Solid-State Circuits, vol. 30, no. 11, pp. 1149-1156, Nov. 1995.

상세보기
G. Dong, N. Xie, and T. Zhang, "On the Use of Soft-Decision Error-Correction Codes in NAND Flash Memory," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 58, no. 2, pp. 429-439, Feb. 2011.

상세보기
G. Dong and T. Zhang, "Estimating Information-Theoretical NAND Flash Memory Storage Capacity and Its Implication to Memory System Design Space Exploration," IEEE Transactions on Very Large Scale Integration Systems, vol. 20, no. 9, Sept. 2012.

상세보기
D.-H Lee, J. Kim, and W. Sung, "Optimum Quantization for Signal Processing and Error Correction in NAND Flash Memory," International Symposium on Signals, Circuits and System, 2013.
N. Mielke, T. Marquart, W. Ning, J. Kessenich , H. Belgal, E. Schares, F. Trivedi, E. Goodness, and L. R. Nevill, "Bit Error Rate in NAND Flash Memories", IEEE International Symposium on Reliability Physics, 2008.
S. Lin and D. J. Costello, Error Control Coding, 2nd edition, Pearson Prentice Hall.
K. Lee, S. Lim, and J. Kim, "Low-Cost, Low-Power and High-Throughput BCH Decoder for NAND Flash Memory," IEEE International Symposium on Circuits and Systems, 2012.
Y.-M. Lin, C.-H. Yang, C.-H. Hsu et al., "A MPCN-Based Parallel Architecture in BCH Decoders for NAND Flash Memory Devices," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 60, no. 10, Oct. 2011.
Micheloni et al., "A 4Gb 2b/cell NAND Flash Memory with Embedded 5b BCH ECC for 36MB/s System Read Throughput," IEEE International Solid-State Circuits Conference, 2006.
S. Cho and J. Ha, "Concatenated BCH Codes for NAND Flash Memories," IEEE International Conference on Communications, 2012.
J. Cho and W. Sung, "Soft-Decision Error Correction of NAND Flash Memory with a Turbo Product Code," Journal of Signal Processing Systems, vol. 70, no. 2, pp. 235-247, Feb. 2013.

상세보기
Pyndiah, "Near-Optimum Decoding of Product Codes: Block Turbo Codes," IEEE Transactions on Communications, vol. 46, no. 8, pp. 1003-1010, Aug. 1998.

상세보기
R. Gallager, "Low-density parity check codes," IRE Transactions Information Theory, pp. 212-28. Jan. 1962.
J. Wang, G. Dong, T. Zhang, and R. Wesel, "Use Mutual-Information Optimized Quantization in LDPC decoding for Flash Memory," Annual Non-Volatile Memories Workshop, 2012.
K. Zhao, W. Zhao, H. Sun, T. Zhang, X. Zhang, and N. Zheng, "LDPC-in-SSD: Making Advanced Error Correction Codes Work Effectively in Solid State Drives," USENIX Conference on File and Storage Technologies, 2013.
S. Planjery, D. Declercq, L. Danjean, and B. Vasic, "Finite Alphabet Iterative Decoders - Part I: Decoding Beyond Belief Propagation on the Binary Symmetric Channel," IEEE Transactions on Communications, vol. 61, no. 10, Oct. 2013.

상세보기
K. Haymaker and C.A. Kelley , "Structured Bit-Interleaved LDPC Codes for MLC Flash Memory," IEEE Journal on Selected Areas in Communications, vol. 32, no. 5, pp. 870-879, May 2014.

상세보기
설창규, 유영건, 손홍락, 공준진, "A Novel Coded Modulation Scheme for Reliability Improvement of NAND Flash Memory System," 한국반도체 학술 대회, Feb. 2012.
S. Li and T. Zhang, "Improving Multi-Level NAND Flash Memory Storage Reliability Using Concatenated BCH-TCM Coding," IEEE Transactions on Very Large Scale Integration Systems, vol. 18, no. 10, pp. 1412-1420, Oct. 2010.

상세보기
J. Oh, J. Ha, J. Moon, and G. Ungerboeck, "RS-Enhanced TCM for Multilevel Flash Memories," IEEE Transactions on Communications, vol. 61, no. 5, pp. 1674-1683, May 2013.

상세보기
Q. Xu et al., "Concatenated LDPC-TCM coding for Reliable Storage in Multi-Level Flash Memories," International Symposium on Communication Systems, Networks & Digital Signal Processing, 2014.
R. L. Rivest and A. Shamir, "How to Reuse a Write-Once Memory," in Information and Control, vol. 55, pp. 1-19, 1982.

상세보기
F. Fu and A. J. H. Vinck, "On the Capacity of Generalized Write-Once Memory with State Transitions Described by an Arbitrary Directed Acyclic Graph," in IEEE Transactions on Information Theory, vol. 45, no. 1, pp. 308-313, Jan. 1999.

상세보기
A. Jiang, V. Bohossian and J. Bruck, "Floating Codes for Joint Information Storage in Write Asymmetric Memories," IEEE International Symposium on Information Theory, 2007.
V. Bohossian, A. Jiang and J. Bruck, "Buffer Coding for Asymmetric Multi-Level Memory," IEEE International Symposium on Information Theory, 2007.
E. Yaakobi, P. H. Siegel, A. Vardy, and J. K. Wolf, "Multiple Error-Correcting WOM-Codes," IEEE Transactions on Information Theory, vol. 58, no. 4, pp. 2220-2230, April 2011.
A. Jiang, Y. Li, E.E Gad, M. Langberg, and J. Bruck, "Joint Rewriting and Error Correction in Write-Once Memories," IEEE International Symposium on Information Theory , 2013.
A. Jiang, R. Mateescu, M. Schwartz and J. Bruck, "Rank Modulation for Flash Memories," IEEE International Symposium on Information Theory, 2008.
I. Tamo and M. Schwartz, "Correcting Limited-Magnitude Errors in the Rank-Modulation Scheme," IEEE Transactions on Information Theory , vol. 56, no. 6, pp. 2551-2560, June 2010.

상세보기
J. Kang, Q. Huang, S. Lin, and K. Abdel-Ghaffar, "An Iterative Decoding Algorithm with Backtracking to Lower the Error Floors of LDPC Codes," IEEE Transactions on Communications, vol. 59, no. 1, pp. 64-73, Jan. 2011.

상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증