$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

셀 레벨에서의 OPTICS 기반 특질 추출을 이용한 칩 품질 예측
A Prediction of Chip Quality using OPTICS (Ordering Points to Identify the Clustering Structure)-based Feature Extraction at the Cell Level 원문보기

대한산업공학회지 = Journal of the Korean Institute of Industrial Engineers, v.40 no.3, 2014년, pp.257 - 266  

김기현 (고려대학교 산업경영공학과) ,  백준걸 (고려대학교 산업경영공학과)

Abstract AI-Helper 아이콘AI-Helper

The semiconductor manufacturing industry is managed by a number of parameters from the FAB which is the initial step of production to package test which is the final step of production. Various methods for prediction for the quality and yield are required to reduce the production costs caused by a c...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 반도체가 고집적화 될수록 칩 품질 예측에 사용되던 기존의 변수들이 상대적으로 불량 발생에 대한 설명력을 잃어감에 따라 칩 단위의 클러스터링을 통한 특질 추출에 한계가 있다. 따라서 본 연구는 반도체 제조업의 방대한 데이터 중 불량 발생에 대해 더욱 세밀한 정보를 가지고 있는 셀 레벨 데이터로부터 추출된 특질을 이용한 품질 예측모델을 제안하였다. 기존에 제시된 프로브 테스트 데이터의 활용(An et al.
  • 본 연구는 칩 품질 예측 정확도 향상을 위해 셀 레벨 데이터에서의 OPTICS 기반 특질 추출 방법을 제안하였다. 반도체가 고집적화 될수록 칩 품질 예측에 사용되던 기존의 변수들이 상대적으로 불량 발생에 대한 설명력을 잃어감에 따라 칩 단위의 클러스터링을 통한 특질 추출에 한계가 있다.
  • 본 연구의 목표는 셀 레벨 데이터에 대해 OPTICS 기반 특질 추출 방법을 제안함으로써 칩 품질 예측 성능을 향상하는 것이며, 품질 예측은 종속 변수가 고품질과 저품질인 2 클래스 분류 문제이다. 예측 모델 선택을 위해 다양한 분류 기법에 동일 변수와 동일 샘플(Sample)을 사용하여 실험을 진행하였으며, 결과 분석을 통해 높은 예측 성능을 보인 분류 기법을 예측 모델에 적용하였다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
반도체 시장이 과열 경쟁에 돌입하게된 배경은 무엇인가? 고도 정보화 사회의 진입과 다양한 디지털 기기의 급속한 성장, 첨단산업의 발전에 따른 반도체 수요 급증으로 인해 반도체 시장은 과열 경쟁에 돌입하게 되었다(Kang et al., 2012).
반도체 시장의 과열 경쟁에 대비하여 제조업체들은 어떤 노력을 하고 있는가? , 2012). 이러한 경쟁에 대처하기 위해 제조업체들은 수율 확보를 통한 생산량의 증대와 품질 향상을 통한 수익 창출 등의 다각적인 노력을 하고 있다(Pieter, 2000). 또한, 설계와 공정의 차세대 기술개발을 통해 저전력(Low Power), 고집적(Small Size and High Density) 제품의 개발에 힘쓰고 있다(Kim et al., 1998).
반도체 제조 단계는 어떻게 구분할 수 있는가? 하나의 반도체 제품을 만들기 위해서 반도체 제조 단계는 수백 개의 정밀 공정으로 진행되며, 투입과 출력 단계를 제외 하면 크게 다음의 네 단계로 구분할 수 있다. 이는 FAB(Fabrication) 공정, 프로브(Probe) 테스트 공정, 조립(Assembly) 공정, 패키지(Package) 테스트 공정이다(Uzsoy et al., 1992).
질의응답 정보가 도움이 되었나요?

참고문헌 (27)

  1. An, D.-W., Ko, H.-H., Baek, J.-G., and Kim, J.-Y. (2009), A Yield Prediction in the Semiconductor Manufacturing Process Using Stepwise Support Vector Machine, IE Interfaces, 22(3), 252-253. 

  2. Ankerst, M., Breunig, M. M., Kriegel, H. P., and Sander, J. (1999), OPTICS : Ordering points to identify the clustering structure, ACM SIGMOD Record, 28(2), 49-60. 

  3. Bae, K-J. (1995), Technology trend about large memory products test, the magazine of the IEEK, 22(12), 1420-1430. 

  4. Baek, D.-H. and Nam, J.-G. (2002), Semiconductor yield improvement system using the data mining, IE interfaces, 2002 single issue, 293-300. 

  5. Chien, C. F., Wang, W. C., and Cheng, J. C. (2007), Data mining for yield enhancement in semiconductor manufacturing and an empirical study, Expert Systems with Applications, 33(1), 192-198. 

  6. Ester, M., Kriegel, H. P., Sander, J., and Xu, X. (1996), A density-based algorithm for discovering clusters in large spatial databases with noise, In KDD, 96, 226-231. 

  7. Gardner, R. M., Bieker, J., and Elwell, S. (2000), Solving tough semiconductor manufacturing problems using data mining, In Advanced Semiconductor Manufacturing Conference and Workshop, 2000 IEEE/SEMI, 46-55. 

  8. Hosmer, D. W. and Lemeshow (1989), Applied Logistic Regression, Wiley, New York. 

  9. Hsieh, C. M., Hsu, L. L., and Ogura, S. (1995), U.S. Patent No. 5,466,625. Washington, DC : U.S. Patent and Trademark Office. 

  10. Hsu, S. C. and Chien, C. F. (2007), Hybrid data mining approach for pattern extraction from wafer bin map to improve yield in semiconductor manufacturing, International Journal of Production Economics, 107(1), 88-103. 

  11. Kang, P., Kim, D., Lee, S-K., Doh, S., and Cho, S. (2012), Estimating the Reliability of Virtual Metrology Predictions in Semiconductor Manufacturing : A Novelty Detection-based Approach. Journal of the Korean Institute of Industrial Engineers, 38(1), 46-56. 

  12. Kim, K., Hwang, C. G., and Lee, J. G. (1998), DRAM technology perspective for gigabit era. Electron Devices, IEEE Transactions on, 45(3), 598-608. 

  13. Kumar, N., Kennedy, K., Gildersleeve, K., Abelson, R., Mastrangelo, C. M., and Montgomery, D. C. (2006), A review of yield modelling techniques for semiconductor manufacturing, International Journal of Production Research, 44(23), 5019-5036. 

  14. Ludwig, L., Sapozhnikova, E., Lunin, V., and Rosenstiel, W. (2000), Error classification and yield prediction of chips in semiconductor industry applications, Neural Computing and Applications, 9(3), 202-210. 

  15. Nurani, R. K., Strojwas, A. J., Maly, W. P., Ouyang, C., Shindo, W., Akella, R, and Derrett, J. (1998), In-line yield prediction methodologies using patterned wafer inspection information. Semiconductor Manufacturing, IEEE Transactions on, 11(1), 40-47. 

  16. Oh, Y., Part, H., Yoo, A., Kim, N., Kim, Y., Kim, D., Choi, J., Yoon, S., and Yang, H. (2013), A Product Quality Prediction Model Using Real-Time Process Monitoring in Manufacturing Supply Chain, Journal of the Korean Institute of Industrial Engineers, 39(4), 231-325. 

  17. Park, H.-Y., Jun, C.-H., Hong, Y.-S., and Kim, S.-Y. (1995), Development of a new cluster index for semiconductor wafer defects and simulation-based yield prediction models, Journal of the Korean Institute of Industrial Engineers, 21(3), 371-385. 

  18. Park, K.-W., Jun, C.-H., and Kim, S.-Y. (1997), The comparison and use of yield model in semiconductor manufacturing, IE interfaces, 10(1), 79-93. 

  19. Pieter, P. B. (2000), 2000 begins with a revised industry roadmap, Solid State Technology, 31-44. 

  20. Quinlan, J. R. (1986), Induction of decision trees, Machine learning, 1(1), 81-106. 

  21. Quirk, M. and Serda, J. (2001), Semiconductor manufacturing technology, NJ, USA: Prentice Hall, 1. 

  22. Sukegawa, S. and Saeki, T. (1995), U.S. Patent No. 5,422,850. Washington, DC : U.S. Patent and Trademark Office. 

  23. Tan, C. M. and Lau, K. T. (2011), Automated wafer defect map generation for process yield improvement, In Integrated Circuits (ISIC), 2011 13th International Symposium on IEEE, 313-316. 

  24. Tobin, K. W., Karnowski, T. P., and Lakhani, F. (2005), Technology considerations for future semiconductor data management systems, Semiconductor Fabtech, 12. 

  25. Uzsoy, R., Lee, C. Y., and Martin-Vega, L. A. (1992), A review of production planning and scheduling models in the semiconductor industry part I : system characteristics, performance evaluation and production planning, IIE transactions, 24(4), 47-60. 

  26. Vapnik, V. (2000), The nature of statistical learning theory, springer. 

  27. Weiss, S. and Kulikowski, C. (1991), Computer systems that learn, Morgan Kaufmann Publishers. 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

오픈액세스(OA) 유형

FREE

Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로