EtherCAT의 시계 동기화 기법인 DC(Distributed Clock)는 실시간 분산 제어 시스템에서 고도로 동기화된 기능의 설계를 가능하게 한다. 본 논문은 실제 자동화 시스템에서의 광범위한 실험을 통해 EtherCAT DC 기법의 성능을 평가한다. Xenomai와 IgH EtherCAT 스택을 이용하여 EtherCAT 제어 시스템을 구축하고, 네트워크 내의 노드 간 시계 편차를 분석한다. 실험 결과, 동기 시계의 정확도는 슬레이브 장치의 개수, 드리프트 보정의 주기, 시스템 기준 시계의 종류 등 많은 요소에 의해 영향을 받음을 알 수 있었다. 특히, 시스템 기준 시계의 종류에 따라 마스터 장치의 동작이 근본적으로 상이하며 매우 다른 성능 특성을 초래하므로, 기준 시계의 선택은 신중히 이루어져야 함을 알 수 있었다.
EtherCAT의 시계 동기화 기법인 DC(Distributed Clock)는 실시간 분산 제어 시스템에서 고도로 동기화된 기능의 설계를 가능하게 한다. 본 논문은 실제 자동화 시스템에서의 광범위한 실험을 통해 EtherCAT DC 기법의 성능을 평가한다. Xenomai와 IgH EtherCAT 스택을 이용하여 EtherCAT 제어 시스템을 구축하고, 네트워크 내의 노드 간 시계 편차를 분석한다. 실험 결과, 동기 시계의 정확도는 슬레이브 장치의 개수, 드리프트 보정의 주기, 시스템 기준 시계의 종류 등 많은 요소에 의해 영향을 받음을 알 수 있었다. 특히, 시스템 기준 시계의 종류에 따라 마스터 장치의 동작이 근본적으로 상이하며 매우 다른 성능 특성을 초래하므로, 기준 시계의 선택은 신중히 이루어져야 함을 알 수 있었다.
Support for the precise time synchronization of EtherCAT, known as distributed clock (DC), enables the design of highly synchronized operations in distributed real-time systems. This study evaluates the performance of the EtherCAT DC through extensive experiments in a real automation system. We cons...
Support for the precise time synchronization of EtherCAT, known as distributed clock (DC), enables the design of highly synchronized operations in distributed real-time systems. This study evaluates the performance of the EtherCAT DC through extensive experiments in a real automation system. We constructed an EtherCAT control system using Xenomai and IgH EtherCAT stack, and analyzed the clock deviation for different devices in the network. The results of the evaluation revealed that the accuracy of the synchronized clock is affected by several factors such as the number of slave devices, period of drift compensation, and type of system time base. In particular, we found that careful decision regarding the system time base is required because it has a fundamental effect on the master operation, which results in significantly different performance characteristics.
Support for the precise time synchronization of EtherCAT, known as distributed clock (DC), enables the design of highly synchronized operations in distributed real-time systems. This study evaluates the performance of the EtherCAT DC through extensive experiments in a real automation system. We constructed an EtherCAT control system using Xenomai and IgH EtherCAT stack, and analyzed the clock deviation for different devices in the network. The results of the evaluation revealed that the accuracy of the synchronized clock is affected by several factors such as the number of slave devices, period of drift compensation, and type of system time base. In particular, we found that careful decision regarding the system time base is required because it has a fundamental effect on the master operation, which results in significantly different performance characteristics.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
(9,12) 본 논문은 EtherCAT DC 기능의 동기화 성능에 대한 면밀한 평가 및 분석 결과를 제공한다. 성능 평가 결과, 시계 동기화 성능은 슬레이브 장치 개수, 드리프트 보정 주기, 시스템 기준 시계 종류에 따라 영향을 받음을 알 수 있었다.
연구팀은 이를 통해 노드의 위치, 두 노드 사이의 거리, 그리고 물리 계층의 종류에 따른 동기화 성능을 분석하였다. 본 논문에서는 이와 달리 기준 시계의 종류, 즉 마스터 장치의 로컬 시계 또는 참조 슬레이브 장치의 참조 시간을 시스템 시간으로 채택하였을 때의 동기화 성능에 대해 평가하였다. 동기화 주기와 프레임 스위칭 지연에 의한 영향 또한 평가하였다.
본 논문은 EtherCAT의 시계 동기화 기법인 Disributed Clock의 성능을 평가하였다. 성능 평가를 위해 Xenomai, IgH EtherCAT 마스터 스택과 같은 오픈 소스 소프트웨어를 사용하여 EtherCAT 제어 시스템을 구현하였으며, 이를 통해 시계 동기화 성능에 영향을 미치는 다양한 요소들, 즉 슬레이브 장치의 개수, 드리프트 보정 주기 등에 따른 성능 측정 실험을 수행하였다.
실험으로부터 측정된 두 신호 사이의 편차를 통하여 각 슬레이브 장치 사이의 시스템 시간 편차를 측정할 수 있다. 본 논문의 주요 목적은 EtherCAT의 DC 동기화 성능에 대한 면밀한 분석이므로, 새로운 분석 방법의 고안 대신, Cena 외가 제안한 분석 방법을 도입하기로 한다(9). Cena외는 DC 지원 슬레이브 장치의 입력 래치 기능을 사용하여, 동일한 소스의 동일한 정방형 신호를 두 대의 슬레이브 장치에 입력하였고, 각 슬레이브 장치들은 해당 신호의 상승 엣지를 인식하여 해당 시점을 시스템 시간으로 기록하였다.
EtherCAT 슬레이브 장치의 DC 동기화 정확도와 비례하여 해당 동기 신호의 정확도가 결정되므로, 동기 신호의 편차 측정을 통하여 시스템 시간의 정확도를 판단할 수 있다. 본 절에서는 동기 신호 편차를 측정하기 위한 실험 환경과 동기 신호 편차로부터 시스템 시간 편차를 유추하기 위한 시간 측정 기법을 설명한다.
본 절에서는 드리프트 보정 주기에 따른 마스터 장치와 참조 슬레이브 장치 사이의 동기화 성능을 측정하였다. 마스터 장치와 참조 슬레이브 장치 간 동기화에는 하나의 명령어 프레임만이 쓰이므로, 슬레이브 장치의 개수 변화에 대한 영향은 무시할 수 있다.
분산 제어 시스템에서 시계 동기화 성능 분석을 위한 다양한 연구가 진행되었다. 해당 연구들은 IEEE 1588 Precision Time Protocol (PTP)와 같은 시계 동기화 메커니즘의 성능에 영향을 미치는 다양한 요소에 대해 분석하고 평가하였다. Scheiterer 외는 로컬 시계의 주파수 편차와 지연 편차가 동기화 성능에 미치는 영향을 분석하였다.
가설 설정
시스템 시간 편차는 슬레이브 장치의 종류와 관계없이 네트워크 내 위치에만 영향을 받고, 각 실험별로 동일한 마스터 및 슬레이브 장치를 사용하였으므로, 슬레이브 장치의 위치를 바꾸더라도 ∆tDC는 동일하다고 가정할 수 있다.
제안 방법
1회의 실험에 대하여 20개의 시스템 시간 편차 값을 측정하였고, 각 시계 편차 값들의 차이가 20㎱ 이내로 매우 작았으므로, 해당 실험에서 얻은 시계 편차 값의 평균값을 새로운 샘플로 정의하였다. 이전 실험의 영향을 최소화하기 위해, 매 실험의 샘플 측정을 마칠 때마다 콜드 리셋을 수행하였다.
4에 정리하였다. PC 기반 제어기는 실시간 패치인 Xenomai(13)가 적용된 리눅스를 사용하였으며, IgH EtherCAT 마스터 스택(14)을 통해 EtherCAT 마스터 환경을 구축하였다. 마스터 장치는 라인 토폴로지를 이루는 동일한 하드웨어의 슬레이브 장치들과 연결되어 있으며, 해당 슬레이브 장치들은 DC 기능을 이용하여 500㎲ 주기로 동기 신호를 출력하도록 설정하였다.
해당 연구들은 IEEE 1588 Precision Time Protocol (PTP)와 같은 시계 동기화 메커니즘의 성능에 영향을 미치는 다양한 요소에 대해 분석하고 평가하였다. Scheiterer 외는 로컬 시계의 주파수 편차와 지연 편차가 동기화 성능에 미치는 영향을 분석하였다.(21) Schriegel 외는 산업 환경에서의 시계 동기화 성능에 대해 평가하였으며, 동기화가 진행되는 장치의 시계 주파수 편차가 주변 환경의 온도의 영향을 받고 있음을 보였다.
8과 Table 4에 나타내었다. 동기화 성능의 안정화를 위해 1분간의 시스템 운용을 거친 후, 각 방식별로 정의된 측정 방법을 통해 15,000개의 시스템 시간 편차 샘플을 측정하였다.
본 논문에서는 이와 달리 기준 시계의 종류, 즉 마스터 장치의 로컬 시계 또는 참조 슬레이브 장치의 참조 시간을 시스템 시간으로 채택하였을 때의 동기화 성능에 대해 평가하였다. 동기화 주기와 프레임 스위칭 지연에 의한 영향 또한 평가하였다. 특히, 실제 구성된 EtherCAT 시스템에 대한 소스 코드 수준의 검증 및 구현을 통해 성능 특성에 대한 면밀한 분석 및 설명이 가능하였다.
이와 달리 SCB 방식에서는 참조 슬레이브 장치의 참조 시간이 기준 시간으로 사용되어, 외부로부터 시스템 시간을 받지 않으므로 해당 레지스터의 값이 항상 0으로 유지된다. 따라서 두 장치 간 동기화 성능의 측정을 위해, 마스터 장치에서 작동하는 제어 응용에 동기화 성능 측정을 위한 코드를 삽입하였다. 마스터 장치로 복귀된 프레임에는 참조 시간 값이 저장되어 있다.
PC 기반의 마스터 장치는 마이크로초 미만의 정밀도를 갖는 신호 출력이 불가능하므로, 전술된 측정 기법을 사용할 수 없다. 따라서 마스터 장치와 참조 슬레이브 장치 간 동기화 성능측정을 위해 MCB 방식에서는 동기화 척도를 나타내는 특정 레지스터 값을 참고하고, SCB 방식에서는 특별히 구현된 측정 코드를 사용하였다.
PC 기반 제어기는 실시간 패치인 Xenomai(13)가 적용된 리눅스를 사용하였으며, IgH EtherCAT 마스터 스택(14)을 통해 EtherCAT 마스터 환경을 구축하였다. 마스터 장치는 라인 토폴로지를 이루는 동일한 하드웨어의 슬레이브 장치들과 연결되어 있으며, 해당 슬레이브 장치들은 DC 기능을 이용하여 500㎲ 주기로 동기 신호를 출력하도록 설정하였다. 슬레이브 장치는 TI AM3359 프로세서를 사용하였으며, Beckhoff의 EtherCAT 슬레이브 스택을 이용하여 데이터 링크 계층 및 응용 계층을 처리할 수 있도록 구현되었다.
특히 시스템 기준 시계의 종류에 따라 동기화 성능의 특성이 상이하므로, 제어 시스템의 목적에 따라 신중하게 선택되어야 함을 확인할 수 있었다. 성능 평가 결과에 비중을 둔 여타 관련 연구와 달리 본 논문에서는 동기화 성능에 영향을 주는 요소에 대한 면밀한 분석을 진행하였으며, 이를 위해 오픈 소스 소프트웨어 기반 EtherCAT 제어 시스템을 구축하였다.
본 논문은 EtherCAT의 시계 동기화 기법인 Disributed Clock의 성능을 평가하였다. 성능 평가를 위해 Xenomai, IgH EtherCAT 마스터 스택과 같은 오픈 소스 소프트웨어를 사용하여 EtherCAT 제어 시스템을 구현하였으며, 이를 통해 시계 동기화 성능에 영향을 미치는 다양한 요소들, 즉 슬레이브 장치의 개수, 드리프트 보정 주기 등에 따른 성능 측정 실험을 수행하였다.
제어 응용은 해당 명령어 프레임이 전송된 시점과 프레임에 담긴 참조 시간 값을 비교하여 마스터 장치와 참조 슬레이브 장치 간 동기화 수준을 측정하였다. 시간 값의 비교 과정에서는 마스터 장치와 참조 슬레이브 장치 사이의 전파 지연 시간을 보정하여 계산하였다.
본 절에서는 EtherCAT DC 성능 실험 결과를 설명한다. 실험에서는 슬레이브 장치 수와 드리프트 보정 주기를 변경하였을 때, MCB 및 SCB 방식에 따른 시스템 시간 편차의 경향을 관찰하였다.
(9,12) 이들은 두 대의 동기화된 노드가 같은 소스로부터 발생된 외부 신호를 수신할 수 있도록 구성하고, 외부 신호의 수신 시점을 EtherCAT DC에 의해 유지되는 시스템 시간을 이용하여 기록함으로써 두 장치의 시스템 시간 편차를 측정하였다. 연구팀은 이를 통해 노드의 위치, 두 노드 사이의 거리, 그리고 물리 계층의 종류에 따른 동기화 성능을 분석하였다. 본 논문에서는 이와 달리 기준 시계의 종류, 즉 마스터 장치의 로컬 시계 또는 참조 슬레이브 장치의 참조 시간을 시스템 시간으로 채택하였을 때의 동기화 성능에 대해 평가하였다.
4장에서 참조 시간을 제공하기 위해 슬레이브 장치로 전달되는 명령어 프레임의 전달 주기 편차가 MCB 방식에서의 주된 성능 저하에 대한 원인임을 언급하였다. 이를 확인하기 위해 MCB 방식에서 마스터 장치의 로컬 시간을 수집한 시점부터 NIC (Network Interface Card)에 의해 명령어 프레임이 전송되는 시점까지 걸리는 시간을 측정하는 실험을 수행하였다. 전송에 필요한 프로세스를 두 구간으로 나누어, 제어 응용에서 명령어 프레임 전송 관련 API를 호출하는 시점부터 NIC의 DMA 트리거가 발생하기 직전 시점까지를 Sect1, DMA 트리거 시점부터 이더넷 케이블을 통한 프레임 전송 완료 시점까지를 Sect2로 정의하였다.
Cena외는 DC 지원 슬레이브 장치의 입력 래치 기능을 사용하여, 동일한 소스의 동일한 정방형 신호를 두 대의 슬레이브 장치에 입력하였고, 각 슬레이브 장치들은 해당 신호의 상승 엣지를 인식하여 해당 시점을 시스템 시간으로 기록하였다. 이와 같이 동일 신호에 대한 입력 시간의 편차를 통하여 시스템 시간의 편차를 유추하였다.
이를 확인하기 위해 MCB 방식에서 마스터 장치의 로컬 시간을 수집한 시점부터 NIC (Network Interface Card)에 의해 명령어 프레임이 전송되는 시점까지 걸리는 시간을 측정하는 실험을 수행하였다. 전송에 필요한 프로세스를 두 구간으로 나누어, 제어 응용에서 명령어 프레임 전송 관련 API를 호출하는 시점부터 NIC의 DMA 트리거가 발생하기 직전 시점까지를 Sect1, DMA 트리거 시점부터 이더넷 케이블을 통한 프레임 전송 완료 시점까지를 Sect2로 정의하였다. 프레임 전송 완료 시점은 NIC의 TX_OK 인터럽트를 사용하여 확인하였다.
마스터 장치로 복귀된 프레임에는 참조 시간 값이 저장되어 있다. 제어 응용은 해당 명령어 프레임이 전송된 시점과 프레임에 담긴 참조 시간 값을 비교하여 마스터 장치와 참조 슬레이브 장치 간 동기화 수준을 측정하였다. 시간 값의 비교 과정에서는 마스터 장치와 참조 슬레이브 장치 사이의 전파 지연 시간을 보정하여 계산하였다.
대상 데이터
(15) 각 구간에서 소요되는 시간은 나노 초 수준의 해상도를 가진 TSC (Time Stamp Counter) 레지스터 값을 사용하여 측정하였다. 실험을 통해 시스템 운용 중 명령어 프레임 전송에 소요되는 시간에 대한 60,000개의 샘플을 추출하였으며, 그 결과를 Table 5와 Fig. 10에 정리하였다. 실험 결과, 명령어 프레임 전송 과정에서 매우 큰 편차가 발생하고 있음을 확인하였다.
데이터처리
이전 실험의 영향을 최소화하기 위해, 매 실험의 샘플 측정을 마칠 때마다 콜드 리셋을 수행하였다. 20회의 실험으로부터 얻은 20개의 샘플에 대하여 평균과 편차 그리고 t분포를 통하여 얻은 95% 신뢰 구간을 구하였다. 해당 신뢰 구간은 다음 식을 통하여 얻을 수 있다.
이론/모형
마스터 장치는 라인 토폴로지를 이루는 동일한 하드웨어의 슬레이브 장치들과 연결되어 있으며, 해당 슬레이브 장치들은 DC 기능을 이용하여 500㎲ 주기로 동기 신호를 출력하도록 설정하였다. 슬레이브 장치는 TI AM3359 프로세서를 사용하였으며, Beckhoff의 EtherCAT 슬레이브 스택을 이용하여 데이터 링크 계층 및 응용 계층을 처리할 수 있도록 구현되었다. 운영체제 및 프로토콜 스택 등 실험을 위해 사용된 대부분의 소프트웨어는 오픈 소스를 이용하였으며, 이를 통해 소프트웨어의 면밀한 분석을 가능하게 하였다.
성능/효과
동기화 방식과 무관하게 ∆tDC 값은 슬레이브 장치의 개수가 증가할수록 커지는 것을 알 수 있으며, 전반적으로 SCB 방식이 MCB 방식 대비 좋은 동기화 성능을 보여주고 있다. MCB 방식에서의 ∆tDC 는 슬레이브 장치의 개수가 2일 때 -3㎱, 8일 때 -117.
(18) 또한 일반적인 운영 환경에서, 스위칭 지연은 수십 나노 초 수준의 편차를 보임을 알 수 있다. 따라서 슬레이브 장치의 개수가 증가할수록 스위칭 지연의 누적 편차는 증가하며, 슬레이브 장치가 8대일 때 약 200~300㎱ 수준의 스위칭 지연 누적 편차를 보일 수 있음을 알 수 있다. 초기화 과정에서 스위칭 지연의 편차로 인해 발생할 수 있는 잘못된 오프셋 계산 또한 시스템 시간 편차의 원인이 될 수 있다.
시스템 시간 편차는 슬레이브 장치의 개수가 증가할수록 선형으로 증가하였으며, 마스터 장치의 로컬 시간을 시스템 기준 시계로 선정하였을 때 보다 큰 수준의 편차를 관측할 수 있었다. 또한 마스터 장치의 로컬 시계를 기준 시계로 선택하였을 경우, 드리프트 보정 주기의 변화가 동기화 성능에 영향을 주며, 시스템 시간 편차를 줄이기 위해서는 보정 주기가 짧을수록 유리하다는 것을 보였다. 반면 슬레이브 장치의 시스템 시간을 기준으로 동기화 하였을 경우, 슬레이브 장치의 동질성으로 인해 동기화 주기에 영향을 받지 않는 작은 수준의 시스템 시간 편차를 보였다.
반면 슬레이브 장치의 시스템 시간을 기준으로 동기화 하였을 경우, 슬레이브 장치의 동질성으로 인해 동기화 주기에 영향을 받지 않는 작은 수준의 시스템 시간 편차를 보였다. 본 논문에서 구현한 제어 응용을 통해 시스템 기준 시계의 종류에 따라 동기화 프로세스에 차이가 있음을 확인하였으며, 이들의 차이가 서로 다른 동기화 성능 특성을 초래함을 알 수 있었다.
본 논문에서 제시된 성능 평가 결과는 최근 널리 사용되고 있는 산업용 이더넷에 대한 시계 동기화 성능에 대해 면밀한 분석을 제공하며, 실시간 분산 제어 시스템에서의 동기 제어 설계 및 구현에 있어 중요한 정보를 제공할 수 있다.
(18) 슬레이브 장치의 개수가 증가하면 스위칭 지연의 누적 편차가 증가하게 되고, 실험이 반복되면서 해당 편차가 측정값에 미치는 영향이 커지게 된다. 분포의 폭은 SCB 방식의 측정값이 MCB 방식 대비 좁게 나타나, 보다 정밀한 동기화가 이루어지고 있음을 확인할 수 있다.
(9,12) 본 논문은 EtherCAT DC 기능의 동기화 성능에 대한 면밀한 평가 및 분석 결과를 제공한다. 성능 평가 결과, 시계 동기화 성능은 슬레이브 장치 개수, 드리프트 보정 주기, 시스템 기준 시계 종류에 따라 영향을 받음을 알 수 있었다. 특히 시스템 기준 시계의 종류에 따라 동기화 성능의 특성이 상이하므로, 제어 시스템의 목적에 따라 신중하게 선택되어야 함을 확인할 수 있었다.
분포도는 해당 실험 결과의 표본 평균 및 표본 편차를 통해 얻은 표준 정규 분포 곡선을 포함하고 있다. 슬레이브 장치의 개수가 증가할수록 분포의 중심이 원점으로부터 멀어지고 있으며, 그 폭 또한 넓어지고 있음을 확인할 수 있다. 동기화 방식과 무관하게 슬레이브 장치의 개수가 증가할수록 시스템 시간 편차가 증가하는 현상은 슬레이브 장치 간 전파 지연 측정에서 발생하는 측정 편차를 원인으로 유추할 수 있다.
시스템 기준 시계 종류에 관계없이, 마스터 장치와 참조 슬레이브 장치 간 시스템 시간 편차는 드리프트 보정 주기가 길어질수록 증가하는 것으로 나타났다. 각 동기화 방식별로, 슬레이브 장치가 8대인 환경에서 드리프트 보정 주기가 각각 0.
실험을 통해 동기화 방식에 따른 시계 동기화성능 특성을 분석함으로써, 시스템 시간의 기준 시계 선택은 시스템의 운용 목적에 따라 신중히 이루어져야 함을 확인하였다. 시스템 시간 편차는 슬레이브 장치의 개수가 증가할수록 선형으로 증가하였으며, 마스터 장치의 로컬 시간을 시스템 기준 시계로 선정하였을 때 보다 큰 수준의 편차를 관측할 수 있었다. 또한 마스터 장치의 로컬 시계를 기준 시계로 선택하였을 경우, 드리프트 보정 주기의 변화가 동기화 성능에 영향을 주며, 시스템 시간 편차를 줄이기 위해서는 보정 주기가 짧을수록 유리하다는 것을 보였다.
10에 정리하였다. 실험 결과, 명령어 프레임 전송 과정에서 매우 큰 편차가 발생하고 있음을 확인하였다. Sect1 구간에서 소요되는 시간의 표준 편차는 36㎱ 수준이었으며, Sect2 구간에서 소요되는 시간의 표준 편차는 678㎱ 수준이었다.
마스터 장치와 슬레이브 장치의 로컬 시계에 사용된 오실레이터 간의 이질성(heterogeneity)으로 인하여, 참조 시간의 드리프트가 상대적으로 증가하고, 이를 통하여 동기화되는 하위 슬레이브 장치 또한 상대적으로 큰 수준의 드리프트를 보인다. 실험 환경에서 마스터 장치의 명령어 프레임 전송시간은 수 마이크로초 수준의 큰 편차를 보였다. 이와 같은 외부의 편차가 참조 시간 속도에 영향을 주게 되므로, 슬레이브 장치의 시스템 시간 안정화에 영향을 미치게 된다.
실험을 통해 동기화 방식에 따른 시계 동기화성능 특성을 분석함으로써, 시스템 시간의 기준 시계 선택은 시스템의 운용 목적에 따라 신중히 이루어져야 함을 확인하였다. 시스템 시간 편차는 슬레이브 장치의 개수가 증가할수록 선형으로 증가하였으며, 마스터 장치의 로컬 시간을 시스템 기준 시계로 선정하였을 때 보다 큰 수준의 편차를 관측할 수 있었다.
그래프의 신뢰 구간 또한 MCB 방식이 SCB 방식 대비 넓은 폭을 보여주고 있다. 오실로스코프의 측정 화면에서도 동일한 구성의 실험에서 MCB 방식의 동기 출력 신호 편차가 SCB 방식 대비 큰 폭으로 진동하는 것을 볼 수 있었다.
전파 지연은 동기화 방식에 영향을 받지 않고, 슬레이브 컨트롤러의 종류에만 영향을 받는다. 측정된 전파 지연 결과는 슬레이브 컨트롤러 문서에 정의되어 있는 스위칭 지연과 거의 일치하는 것으로 나타났다.(18) 또한 일반적인 운영 환경에서, 스위칭 지연은 수십 나노 초 수준의 편차를 보임을 알 수 있다.
성능 평가 결과, 시계 동기화 성능은 슬레이브 장치 개수, 드리프트 보정 주기, 시스템 기준 시계 종류에 따라 영향을 받음을 알 수 있었다. 특히 시스템 기준 시계의 종류에 따라 동기화 성능의 특성이 상이하므로, 제어 시스템의 목적에 따라 신중하게 선택되어야 함을 확인할 수 있었다. 성능 평가 결과에 비중을 둔 여타 관련 연구와 달리 본 논문에서는 동기화 성능에 영향을 주는 요소에 대한 면밀한 분석을 진행하였으며, 이를 위해 오픈 소스 소프트웨어 기반 EtherCAT 제어 시스템을 구축하였다.
동기화 주기와 프레임 스위칭 지연에 의한 영향 또한 평가하였다. 특히, 실제 구성된 EtherCAT 시스템에 대한 소스 코드 수준의 검증 및 구현을 통해 성능 특성에 대한 면밀한 분석 및 설명이 가능하였다.
질의응답
핵심어
질문
논문에서 추출한 답변
EtherCAT은 어떤 파라미터를 통해 네트워크의 모든 장치 시계를 동기화 하는가?
EtherCAT은 세 가지 파라미터, 즉 오프셋, 전파 지연, 드리프트 보정을 통해 네트워크의 모든 장치 시계를 동기화한다. 오프셋은 참조 시간과 로컬 시간 간의 차이를 뜻한다.
EtherCAT의 파라미터 중 오프셋은 무엇인가?
EtherCAT은 세 가지 파라미터, 즉 오프셋, 전파 지연, 드리프트 보정을 통해 네트워크의 모든 장치 시계를 동기화한다. 오프셋은 참조 시간과 로컬 시간 간의 차이를 뜻한다. 각 슬레이브 장치의 부팅 시간 차이 등으로 인하여 발생하는 로컬 시간의 시작 시점 차이에 의해 나타난다.
분산 제어 네트워크를 이용한 모션 제어 시스템은 어떤 동기화 수준을 요구하는가?
분산 제어 네트워크를 이용한 모션 제어 시스템의 경우, 수 밀리 초에서 수십 마이크로 초 미만의 동기화 수준이 요구된다. 또한 정밀 계측 응용의 경우, 장치 간의 시스템 시간 편차가 작을수록 신뢰도 높은 측정 결과를 얻을 수 있다.
참고문헌 (26)
Felser, M., 2010, "Real Time Ethernet: Standardization and Implementations," Proc. of the IEEE International Symposium on Industrial Electronics (ISIE), pp. 3766-3771.
Benzi, F., Buja, G. and Felser, M., 2005, "Communication Architectures for Electrical Drives," IEEE Trans. Industrial Informatics, Vol. 1, No. 1, pp. 47-53.
EtherCAT Technology Group, "EtherCAT: Ethernet for Control Automation Technology." http://www.ethercat.org.
Kim, K., Sung, M. and Jin, H. W., 2012, "Design and Implementation of a Delay- Guaranteed Motor Drive for Precision Motion Control," IEEE Trans. Industrial Informatics, Vol. 8, No. 2, pp. 351-365.
Jasperneite, J., Schumacher, M. and Weber, K. 2007, "Limits of Increasing the Performance of Industrial Ethernet Protocols," Proc. of the IEEE Int. Conf. Emerging Technol. Factory Autom., pp. 17-24.
Seno, L., Vitturi, S. and Zunino, C., 2009, "Real Time Ethernet Networks Evaluation Using Performance Indicators," Proc. of the IEEE Conf. Emerging Technol. Factory Autom., pp. 1-8.
Robert J., Georges J. P., Rondeau E. and Divoux T., 2012, "Minimum Cycle Time Analysis of Ethernet-Based Real-Time Protocols," Int. J. Comput. Commun., Vol. 7, No. 4, pp. 743-757.
Sung, M., Kim, I. and Kim, T., 2013, "Toward a Holistic Delay Analysis of EtherCAT Synchronized Control Processes," Int. J. Comput. Commun., Vol. 8, No. 4, pp. 608-621.
Ferrari, P., Flammini, A., Marioli, D. and Taroni, A., 2008, "A Distributed Instrument for Performance Analysis of Real-Time Ethernet Networks," IEEE Trans. Industrial Informatics, Vol. 4, No. 1, pp. 16-25.
Cereia, M., Bertolotti, I. C. and Scanzio, S., 2011, "Performance of a Real-Time EtherCAT Master Under Linux," IEEE Trans. Industrial Informatics, Vol. 7, No. 4, pp. 679-687.
Cena, G., Bertolotti, I., Scanzio, S., Valenzano, A. and Zunino, C. 2010, "On the Accuracy of the Distributed Clock Mechanism in EtherCAT," Proc. of the IEEE Int. Workshop Factory Communication Systems, pp. 43-52.
Xenomai. http://www.xenomai.org.
IgH EtherCAT Master for Linux. http://www.etherlab.org.
Single-Chip Muilti-Function 10/100Mbps Ethernet Controller with Power Management Datasheet, RealTek, Inc., Rev. 1.2, 2005.
Orfanus, D., Indergaard, R., Prytz, G. and Wien, T., 2013, "EtherCAT-based Platform for Distributed Control in High-performance Industrial Applications," Proc. of the IEEE Conf. Emerging Technol. Factory Autom., pp. 1-8.
Soni, M., 2012, "White Paper: EtherCAT on Sitara AM335x ARM Cortex-A8 Microprocessors." ARM microprocessor group, Texas Instruments.
Ramesh, R., Jyothirmai, S. and Lavanya, K., 2013, "Intelligent Automation of Design and Manufacturing in Machine Tools using an Open Architecture Motion Controller," Journal of Manufacturing Systems, Vol. 32, No. 1, pp. 248-259.
MSO3000 and DPO3000 Series Digital Phosphor Oscilloscopes User Manual, Tektronix, Inc., 2012, P/N: 071265602.
Scheiterer, R. L., Na, C., Obradovic, D. and Steindl, G, 2009, "Synchronization Performance of the Precision Time Protocol in Industrial Automation Networks," IEEE Trans. Instrumentation and Measurement, Vol. 58, No. 6, pp. 1849-1857.
Schriegel, S. and Jasperneite, J., 2007, "Investigation of Industrial Environmental Inuences on Clock Sources and their Effect on the Synchronization Accuracy of IEEE 1588," Proc. of the IEEE Int. Symp. Precision Clock Synchronization for Measurement, Control and Communication (ISPCS), pp. 50-55.
Loschmidt, P., Exel, R., Nagy, A. and Gaderer, G. 2008, "Limits of Synchronization Accuracy using Hardware Support in IEEE 1588," Proc. of the IEEE Int. Symp. Precision Clock Synchronization for Measurement, Control and Communication (ISPCS), pp. 12-16.
Ingram, D. M. E., Schaub, P., Campbell, D. A. and Taylor, R. R., 2013, "Performance Analysis of PTP Components for IEC 61850 Process Bus Applications," IEEE Trans. Instrumentation and Measurement, Vol. 62, No. 4, pp. 710-719.
Milevsky, A. and Walrod, J., 2008, "Development and Test of IEEE 1588 Precision Timing Protocol for Ocean Observatory Networks," Proc. of the IEEE OCEANS 2008, pp. 1-7.
Lee, J., Kim, C., Kim, I., Kim, Y. and Kim, T., 2014, "Implementation and Validation of EtherCAT Support in Integrated Development Environment for Synchronized Motion Control Application," Trans. Korean Soc. Mech. Eng. A, Vol. 38, No. 2, pp. 211-218.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.