$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] P-pillar 식각 각도에 따른 Super Junction MOSFET의 전기적 특성 분석에 관한 연구
Electrical Characteristics of Super Junction MOSFET According to Trench Etch Angle of P-pillar 원문보기

전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.27 no.8, 2014년, pp.497 - 500  

강이구 (극동대학교 태양광공학과)

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, we analyze electrical characteristics of n/p-pillar layer according to trench angle which is the most important characteristics of SJ MOSFET and core process. Because research target is 600 V class SJ MOSFET, so conclusively trench angle deduced 89.5 degree to implement the breakdown ...

주제어

#Super juction   #n-pillar   #p-pillar   #On-resistance   #Breakdown voltage   #Trench angle   #Power devices   #Power MOSFET   #Epi-layer  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 따라서 본 논문에서는 SJ (super junction) MOSFET의 핵심공정으로서 p-pillar 층의 식각 공정에서의 식각 각도에 따른 SJ MOSFET의 전기적인 특성을 분석함으로서 최적 설계의 기초를 마련하고자 하였다.
  • 본 논문에서는 SJ MOSFET의 가장 큰 장점인 낮은 온 저항을 구현하는 핵심 공정인 n/p-pillar 층의 트렌치 식각 각도에 따른 전기적인 특성을 분석하였다. 연구의 타깃은 600 V급 SJ MOSFET으로 하였기에 마진율 30%를 두고 항복 전압 750 V를 구현할 수 있는 식각 각도로는 89.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
LV (low voltage) MOSFET의 On저항은 대부분 무엇이 차지하는가? 전력변환 소자의 성능을 나타내는 전력 반도체의 주요 지표로 켜짐 상태에서의 저항 (on 저항)을 들수 있는데, 이는 채널 저항과 축적층 저항, JFET 영역 및 드리프트 영역 저항, 소오스/드레인 저항 등의 총합으로 구성된다. 에피 두께가 비교적 얇은 LV (low voltage) MOSFET의 경우 반도체 공정 및 디자인에 의해 결정되는 채널, 축적층 저항 등이 온 저항의 대부분을 차지하는 반면, HV (high voltage) MOSFET은 두꺼운 에피 두께로 인해 드리프트 저항이 온 저항의 많은 부분을 차지하고 있다 [1,2]. LV MOSFET의 채널 및 JFET 영역의 저항 성분을 줄이기 위해 trench 구조의 게이트가 제안되었으며, trench gate-type MOSFET은 channel을 통한 전류가 바로 n-에피 영역으로 주입되므로 JFET 영역에서의 저항 성분을 근본적으로 줄일 수 있는 구조이다.
켜짐 상태에서의 저항은 무엇으로 구성되는가? 전력변환 소자의 성능을 나타내는 전력 반도체의 주요 지표로 켜짐 상태에서의 저항 (on 저항)을 들수 있는데, 이는 채널 저항과 축적층 저항, JFET 영역 및 드리프트 영역 저항, 소오스/드레인 저항 등의 총합으로 구성된다. 에피 두께가 비교적 얇은 LV (low voltage) MOSFET의 경우 반도체 공정 및 디자인에 의해 결정되는 채널, 축적층 저항 등이 온 저항의 대부분을 차지하는 반면, HV (high voltage) MOSFET은 두꺼운 에피 두께로 인해 드리프트 저항이 온 저항의 많은 부분을 차지하고 있다 [1,2].
Super junction 기술의 장점은? Super junction 기술은 전류와 수직한 방향으로 n 형과 p형의 실리콘을 교대로 형성된 구조이다. 소자 꺼짐 상태 시 양쪽 영역이 모두 공핍됨으로써 높은 항복 전압을 얻을 수 있다. 그러나 SJ 기술은 여러 차례의 사진 식각 공정과 이온 주입 공정을 요구하기 때문에 수율이 낮으며 생산 단가가 비싼 단점이 있음에도 불구하고 기존의 trench gate MOSFET보다 1/5 정도의 낮은 온 저항을 얻을 수 있다 [5,6].
질의응답 정보가 도움이 되었나요?

참고문헌 (7)

  1. E. G. Kang and M. Y. Sung, J. KIEEME, 15, 758 (2002). 

    원문보기 상세보기

  2. T. J. Nam, H. S. Chung, and E. G. Kang, J. KIEEME, 24, 713 (2011). 

    원문보기 상세보기

  3. M. A. Paul and D. J. Bates, Electronic Principles (McGraw-Hill College, 2006) 

  4. E. Gates and L. Chartrand, Introduction to Electronics, 4ed. (Delmar, 2001) 

  5. S. S. Kyoung, J. H. Seo, Y. H. Kim, J. S. Lee, E. G. Kang, and M. Y. Sung, J. KIEEME, 22, 12 (2009). 

    원문보기 상세보기

  6. H. S. Lee, E. G. Kang, A. R. Shin, H. H. Shin, and M. Y. Sung, KIEE, 7 (2006). 

  7. W. H. Hayt, Jr. Eng. Ineer. Ingelect. Romagnetics-7/E (McGraw-Hill, 2005) 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로