최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국CAD/CAM학회논문집 = Transactions of the Society of CAD/CAM Engineers, v.19 no.3, 2014년, pp.236 - 244
서정철 (삼성전자) , 정용호 (아주대학교 산업공학과) , 박상철 (아주대학교 산업공학과)
Presented in the paper is a reservation based dispatching rule to achieve the on-time delivery in system LSI (large scale integrated circuit) semiconductor fabrication (FAB) with urgent orders. Using the proposed reservation based dispatching rule, urgent lots can be processed without waiting in a q...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
반도체 공정은 어떤 공정인가? | 반도체 공정은 Reentrant 구조, 랜덤 수율, 혼류 생산, batch 가공, 긴 cycle time, sequence based setup 등의 특징을 가지며, 수백 개의 공정으로 이루어진 매우 복잡한 공정이다[4-6]. 또한 Fig. | |
비메모리 반도체 공정의 주문은 어떻게 나눌 수 있는가? | 비메모리 반도체 공정의 주문은 크게 일반 주문 (normal order)과 긴급 주문(urgent order)으로 나눌 수 있다. 긴급 주문은 일반 주문에 비해 주문량이 적으며, tight due-date를 가지며, 그로 인해 상대적으로 짧은 cycle time이 요구된다. | |
반도체 공정에는 어떤 장비들이 존재하는가? | 또한 Fig. 1과 같이 Table type, Inline type, Chamber type, Batch type등의 다양한 장비가 존재한다. 이러한 특징으로 인해 반도체 공정 스케쥴링을 위한 의사결정에는 어려움이 수반된다. |
http://www.semiconductors.org
Wu, M.-C., Chiou, S.-J. and Chen, C.-F., 2008, Dispatching for Make-to-order Wafer Fabs with Machine-dedication and Mask Set-up Characteristics, International Journal of Production Research, 46(14), pp.3993-4009.
Kang, K.H. and Lee, Y.H., 2006, Make-to-order Scheduling in Foundry Semiconductor Fabrication, International Journal of Production Research, 45(3), pp.615-630.
Park, S.C., Ahn, E.K., Chung, Y.H, Yang, K.R., Kim, B.H. and Seo, J.C., 2013, Fab Simulation with Recipe Arrangement of Tools, In Proceeding of the 2013 Winter Simulation Conference, pp.3840-3849.
Uzsoy, R., Church, L.K. and Ovacik, I.M., 1992, Dispatching Rules for Semiconductor Testing Operations: A Computational Study, In Proceedings of the Thirteenth IEEE/CHMT International Electronics Manufacturing Technology Symposium, pp.272-276.
Johri, P.K., 1993, Practical Issues in Scheduling and Dispatching in Semiconductor Wafer Fabrication, Journal of Manufacturing Systems, 12(6), pp.474-483.
Chiang, T.C. and Fu, L.C., 2007, "Using Dispatching Rules for Job Shop Scheduling with Due Date-based Objectives, International Journal of Production Research 45, pp.3245-3262.
Zhou, Z. and Rose, O., 2012, WIP Balance and Due Date Control in a Wafer Fab with Low and High Volume Products, In Proceedings of the 2012 Winter Simulation Conference, pp.2019-2026.
Walter J. Trybula, 1993, Hot Jobs, Bane or Boon, In Proceeding of Electronics Manufacturing Technology Symposium, pp.317-322.
Ehteshami, B., Petrakian, R.G. and Shabe, P.M., 1992, Trade-offs in Cycle Time Management: Hot Lots, IEEE Transactions on Semiconductor Manufacturing, 5(2) pp.101-105.
Narahari, Y. and Khan, L.M., 1997, Modeling the Effect of Hot Lots in Semiconductor Manufacturing Systems, IEEE Transactions of semiconductor manufacturing, 10(1), pp.185-188.
Wang, Z. and Chen, J., 2009, Release Control for Hot orders based on TOC Theory for Semiconductor Manufacturing Line, In Proceeding of the 7th Asian Control Conference, pp.1554- 1557.
Ko, K., Kim, B.H. and Yoo, S.K., 2013, Simulation Based Planning & Scheduling System: $MOZART^{(R)}$ , In Proceedings of the 2013 Winter Simulation Conference, pp.4103-4104.
Fowler, J. and Robinson, J., 1995, Measurement and Improvement of Manufacturing Capacities (MIMAC): Final Report. Technical Report 95062861A-TR, SEMATECH, Austin, TX.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.