$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

시스템 LSI 반도체 FAB의 납기만족을 위한 예약 기반의 디스패칭 룰
Reservation based Dispatching Rule for On-Time Delivery in System LSI Semiconductor FAB 원문보기

한국CAD/CAM학회논문집 = Transactions of the Society of CAD/CAM Engineers, v.19 no.3, 2014년, pp.236 - 244  

서정철 (삼성전자) ,  정용호 (아주대학교 산업공학과) ,  박상철 (아주대학교 산업공학과)

Abstract AI-Helper 아이콘AI-Helper

Presented in the paper is a reservation based dispatching rule to achieve the on-time delivery in system LSI (large scale integrated circuit) semiconductor fabrication (FAB) with urgent orders. Using the proposed reservation based dispatching rule, urgent lots can be processed without waiting in a q...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문의 목적은 비메모리 반도체 공정에서의 긴급 주문의 납기 만족을 달성하고 일반 주문의 납기를 만족 시키기 위한 예약기반 디스패칭 룰을 제안하는 것이다. 제안하는 디스패칭 룰의 핵심 기술은 동적인 설비별 디스패칭 상황에서 긴급 lot의 대기를 최소화하고 설비의 가동률을 최대화 할 수 있는 예약룰이다.
  • 본 연구에서는 긴급 주문뿐 아니라 일반 주문의 납기 만족을 최대화 하기 위한 예약기반의 디스패칭 룰을 제안한다. 제안하는 예약기반 디스패칭 룰은 설비별 디스패칭 상황에서 긴급 lot의 대기를 최소화하는 예약(reservation) 룰을 이용한다.
  • Ehteshami et al.은 hot lot이 시스템에서 그 외의 다른 lot들의 cycle time에 미치는 영향에 대해 연구하였다. 그 결과 hot lot의 비율이 증가할수록, 다른 lot들의 cycle time의 평균과 분산이 증가한다는 것을 알 수 있었다[9].
  • Urgent lot first 규칙은 본 논문에서 제안하는 디스패칭 룰의 기반이 된다. 이 규칙의 목적은 장비의 queue에 있는 lot들에 대해서 긴급 lot을 우선으로 처리하여 긴급 주문의 납기 만족을 달성하는 것이다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
반도체 공정은 어떤 공정인가? 반도체 공정은 Reentrant 구조, 랜덤 수율, 혼류 생산, batch 가공, 긴 cycle time, sequence based setup 등의 특징을 가지며, 수백 개의 공정으로 이루어진 매우 복잡한 공정이다[4-6]. 또한 Fig.
비메모리 반도체 공정의 주문은 어떻게 나눌 수 있는가? 비메모리 반도체 공정의 주문은 크게 일반 주문 (normal order)과 긴급 주문(urgent order)으로 나눌 수 있다. 긴급 주문은 일반 주문에 비해 주문량이 적으며, tight due-date를 가지며, 그로 인해 상대적으로 짧은 cycle time이 요구된다.
반도체 공정에는 어떤 장비들이 존재하는가? 또한 Fig. 1과 같이 Table type, Inline type, Chamber type, Batch type등의 다양한 장비가 존재한다. 이러한 특징으로 인해 반도체 공정 스케쥴링을 위한 의사결정에는 어려움이 수반된다.
질의응답 정보가 도움이 되었나요?

참고문헌 (14)

  1. http://www.semiconductors.org 

  2. Wu, M.-C., Chiou, S.-J. and Chen, C.-F., 2008, Dispatching for Make-to-order Wafer Fabs with Machine-dedication and Mask Set-up Characteristics, International Journal of Production Research, 46(14), pp.3993-4009. 

  3. Kang, K.H. and Lee, Y.H., 2006, Make-to-order Scheduling in Foundry Semiconductor Fabrication, International Journal of Production Research, 45(3), pp.615-630. 

  4. Park, S.C., Ahn, E.K., Chung, Y.H, Yang, K.R., Kim, B.H. and Seo, J.C., 2013, Fab Simulation with Recipe Arrangement of Tools, In Proceeding of the 2013 Winter Simulation Conference, pp.3840-3849. 

  5. Uzsoy, R., Church, L.K. and Ovacik, I.M., 1992, Dispatching Rules for Semiconductor Testing Operations: A Computational Study, In Proceedings of the Thirteenth IEEE/CHMT International Electronics Manufacturing Technology Symposium, pp.272-276. 

  6. Johri, P.K., 1993, Practical Issues in Scheduling and Dispatching in Semiconductor Wafer Fabrication, Journal of Manufacturing Systems, 12(6), pp.474-483. 

  7. Chiang, T.C. and Fu, L.C., 2007, "Using Dispatching Rules for Job Shop Scheduling with Due Date-based Objectives, International Journal of Production Research 45, pp.3245-3262. 

  8. Zhou, Z. and Rose, O., 2012, WIP Balance and Due Date Control in a Wafer Fab with Low and High Volume Products, In Proceedings of the 2012 Winter Simulation Conference, pp.2019-2026. 

  9. Walter J. Trybula, 1993, Hot Jobs, Bane or Boon, In Proceeding of Electronics Manufacturing Technology Symposium, pp.317-322. 

  10. Ehteshami, B., Petrakian, R.G. and Shabe, P.M., 1992, Trade-offs in Cycle Time Management: Hot Lots, IEEE Transactions on Semiconductor Manufacturing, 5(2) pp.101-105. 

  11. Narahari, Y. and Khan, L.M., 1997, Modeling the Effect of Hot Lots in Semiconductor Manufacturing Systems, IEEE Transactions of semiconductor manufacturing, 10(1), pp.185-188. 

  12. Wang, Z. and Chen, J., 2009, Release Control for Hot orders based on TOC Theory for Semiconductor Manufacturing Line, In Proceeding of the 7th Asian Control Conference, pp.1554- 1557. 

  13. Ko, K., Kim, B.H. and Yoo, S.K., 2013, Simulation Based Planning & Scheduling System: $MOZART^{(R)}$ , In Proceedings of the 2013 Winter Simulation Conference, pp.4103-4104. 

  14. Fowler, J. and Robinson, J., 1995, Measurement and Improvement of Manufacturing Capacities (MIMAC): Final Report. Technical Report 95062861A-TR, SEMATECH, Austin, TX. 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로