본 논문에서는 위성통신 디지털 중계기에서 backplane 구조 기반의 Gigabit 시리얼(Serial) 송수신기(Transceiver)에 대해 기술하였다. 송수신기는 프로그램밍 가능한 Xilinx space-grade Virtex-5 FPGA를 이용하여 다수의 광대역 채널에 대해 모든 경우의 스위칭 기능을 지원한다. 이러한 기능을 구현하기 위해 Virtex-5 FPGA 내부에 탑재된 GTX transceiver(고속 시리얼 송수신)을 사용한다. FPGA를 사용함으로써 부품이 추가되지 않아 구현이 간단해지는 장점이 있다. 고속의 시리얼 송수신기를 구현하기 위해서 PCB 디자인에 대해 신호 무결성(Signal Integrity) 시뮬레이션을 필수적으로 수행하였다. 신호 무결성 시뮬레이션을 통해 GTX 전송 선로에 대한 S-parameter, Eye diagram, 채널 지터(ChannelJitter) 성능을 분석하였고, GTX transceiver가 오류 없이 동작할 것으로 확인하였다. 마지막으로 제안한 PCB 디자인은 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model-2) 제작에 활용될 것이다.
본 논문에서는 위성통신 디지털 중계기에서 backplane 구조 기반의 Gigabit 시리얼(Serial) 송수신기(Transceiver)에 대해 기술하였다. 송수신기는 프로그램밍 가능한 Xilinx space-grade Virtex-5 FPGA를 이용하여 다수의 광대역 채널에 대해 모든 경우의 스위칭 기능을 지원한다. 이러한 기능을 구현하기 위해 Virtex-5 FPGA 내부에 탑재된 GTX transceiver(고속 시리얼 송수신)을 사용한다. FPGA를 사용함으로써 부품이 추가되지 않아 구현이 간단해지는 장점이 있다. 고속의 시리얼 송수신기를 구현하기 위해서 PCB 디자인에 대해 신호 무결성(Signal Integrity) 시뮬레이션을 필수적으로 수행하였다. 신호 무결성 시뮬레이션을 통해 GTX 전송 선로에 대한 S-parameter, Eye diagram, 채널 지터(Channel Jitter) 성능을 분석하였고, GTX transceiver가 오류 없이 동작할 것으로 확인하였다. 마지막으로 제안한 PCB 디자인은 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model-2) 제작에 활용될 것이다.
In this paper, we have proposed gigabit serial transceiver based on backplane architecture at the satellite communication digital transponder. The transponder supports the full combinational switching function with broadband multi-channel using programmable device - Xilinx space-grade Virtex-5 FPGA....
In this paper, we have proposed gigabit serial transceiver based on backplane architecture at the satellite communication digital transponder. The transponder supports the full combinational switching function with broadband multi-channel using programmable device - Xilinx space-grade Virtex-5 FPGA. In order to implement the switching function, GTX transceiver solution inside Virtex-5 FPGA is used. Also hardware implementation is simple because of no additional component. In order to use a GTX transceiver, signal integrity(SI) simulation of PCB design is essential. We investigate the characteristics of the S-parameter, eye diagram, channel jitter of GTX transmission line and conform that GTX Transceiver operates without error. Finally the proposed PCB design will be utilized at satellite communication digital transponder EQM-2(Engineering Qualification Model-2).
In this paper, we have proposed gigabit serial transceiver based on backplane architecture at the satellite communication digital transponder. The transponder supports the full combinational switching function with broadband multi-channel using programmable device - Xilinx space-grade Virtex-5 FPGA. In order to implement the switching function, GTX transceiver solution inside Virtex-5 FPGA is used. Also hardware implementation is simple because of no additional component. In order to use a GTX transceiver, signal integrity(SI) simulation of PCB design is essential. We investigate the characteristics of the S-parameter, eye diagram, channel jitter of GTX transmission line and conform that GTX Transceiver operates without error. Finally the proposed PCB design will be utilized at satellite communication digital transponder EQM-2(Engineering Qualification Model-2).
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 위성통신 디지털 중계기의 일반적인 구조를 설명하고, backplane 구조 기반의 디지털 채널 처리부(DCAMP)에서 채널 간 스위칭 기능을 위한 Gigabit 시리얼 송수신기에 대한 성능 시뮬레이션 결과를 분석하였다. 광대역 채널간 스위칭 기능을 지원하기 위해 디지털 채널 데이터를 주고 받을 수 있도록 FPGA 내부에 탑재된 GTX transceiver를 사용하였다.
본 논문에서는 위성통신 디지털 중계기의 효율성을 증대하기 위해 멀티 채널간 데이터를 주고 받을 수 있는 Gigabit 시리얼 송수신기의 성능 시뮬레이션 분석에 대해 기술하였다. Backplane 구조에서 FPGA 내부에 있는 GTX transceiver를 오류 없이 사용할 수 있도록 Gigabit 전송 선로에 대해 신호 무결성 시뮬레이션을 수행하였다.
제안 방법
본 논문에서는 위성통신 디지털 중계기의 효율성을 증대하기 위해 멀티 채널간 데이터를 주고 받을 수 있는 Gigabit 시리얼 송수신기의 성능 시뮬레이션 분석에 대해 기술하였다. Backplane 구조에서 FPGA 내부에 있는 GTX transceiver를 오류 없이 사용할 수 있도록 Gigabit 전송 선로에 대해 신호 무결성 시뮬레이션을 수행하였다. 이를 통해 S-parameter, Eye Diagram, 채널 지터(Channel Jitter) 특성을 분석하였다.
이를 위해서는 신호 무결성(SI) 시뮬레이션을 통해 PCB 디자인 및 커넥터를 포함한 최적의 설계 방안을 마련하고 성능을 보장 받을 수 있는 검증단계가 필요하다.[6] SI 시뮬레이션은 전송 속도, 전송 길이, PCB 특성, FPGA 특성, 커넥터 특성 등을 고려하여 PCB 설계 방안을 도출하였다.
BPU는 2mm 커넥터 Via, Transition Via, 2mm 커넥터 Via로 이루어진다. 각각의 Via에 대해 PCB 디자인을 정하고, 이에 대한 TDR, S-parameter 성능을 분석하였다. DCP에서 FPGA와 2mm 커넥터까지의 최대 길이는 170 mm이며, BPU에서 2mm 커넥터 간 최대 길이는 350 mm이다.
개별 항목별 SI 시뮬레이션에서 제안한 PCB 디자인, S-parameter 결과 그리고 2mm 커넥터의 S-parameter 를 반영하여 DCP 보드와 BPU 보드의 PCB를 설계하였다. 그림 9는 가장 긴 175 mm 길이의 GTX 전송 선로 구간(FPGA BGA 부터 2mm 커넥터까지)의 DCP PCB 디자인이다.
본 논문에서는 위성통신 디지털 중계기의 일반적인 구조를 설명하고, backplane 구조 기반의 디지털 채널 처리부(DCAMP)에서 채널 간 스위칭 기능을 위한 Gigabit 시리얼 송수신기에 대한 성능 시뮬레이션 결과를 분석하였다. 광대역 채널간 스위칭 기능을 지원하기 위해 디지털 채널 데이터를 주고 받을 수 있도록 FPGA 내부에 탑재된 GTX transceiver를 사용하였다. 또한 신호 무결성 시뮬레이션을 수행하여 GTX 전송선로에 대한 TDR, S-parameter, 채널 지터 성능을 분석하였다.
DCP에서 FPGA와 2mm 커넥터까지의 최대 길이는 170 mm이며, BPU에서 2mm 커넥터 간 최대 길이는 350 mm이다. 그러므로 가장 긴 전체 전송 선로는 약 690 mm가 되며, 이 전송 선로에 대해 TDR, S-parameter 성능 시뮬레이션을 수행하여 GTX transceiver에서 정상적으로 신호를 받을 수 있는지 분석하였다.
또한 FPGA 내부에 집적되어 있는 PLL을 사용하여 클럭의 성능을 보장받을 수 있기 때문에 클럭에 의한 영향성을 최소한으로 줄일 수 있다. 그러므로 본 논문에서는 PCB 전송 선로 간 상호간섭(Crosstalk), 전원(Power) 잡음, 클럭에 대한 영향성은 무시하고 시뮬레이션을 수행하였다.
25 GHz 주파수에서 전체 전송 선로에 대한 삽입손실은-7 dB, 반사손실은 -15 dB 로 분석되었으며, GTX Transceiver 등화기(Equalizer)로 보상할 수 있는 정도의 성능이다. 그리고 전체 전송 선로에서 발생되는 지터는 시간 도메인에서 확인해야 하기 때문에 S-parameter를 EYE diagram으로 변환하였다. 이에 대한 결과는 그림 12와 같으며, 전체 전송선로의 지터 성능은 약 92.
[3] Xilinx 사의 Virtex-5QV FX130 FPGA는 기존 Virtex-4 제품보다 우주방사능에 대한 성능이 현저히 좋아져서 정지궤도급 통신위성 중계기에 사용할 수 있다. 또한 Virtex-5QV FX130 FPGA 내부에 있는 GTX transceiver를 사용하여 최대 4.25 Gb/s 전송 속도를 가지는 시리얼 통신을 가능케 한다. 자체적으로 클럭 리커버리(Clock Recovery), 등화기(Equalizer) 및 스큐(Skew)를 보상하는 기능이 있어 Gigabit transceiver에 적합하며, Hard CORE-IP이기 때문에 소모전력도 낮은 장점이 있다.
디퍼런셜 S-parameter는 제조사에서 S4P 파일로 제공하며 SI 시뮬레이션에 반영하였다. 또한 디퍼런셜 전용 커넥터가 아니기 때문에 핀간 상호 간섭을 최대한 막기 위해 디퍼런셜 신호 주변에 그라운드를 할당하였다.
광대역 채널간 스위칭 기능을 지원하기 위해 디지털 채널 데이터를 주고 받을 수 있도록 FPGA 내부에 탑재된 GTX transceiver를 사용하였다. 또한 신호 무결성 시뮬레이션을 수행하여 GTX 전송선로에 대한 TDR, S-parameter, 채널 지터 성능을 분석하였다. 시뮬레이션에서는 전송 속도, 전송 길이, PCB 특성, FPGA 특성, 커넥터 특성 등을 고려하여 DCP 및 BPU 각 부분별로 PCB 디자인에 대한 성능을 분석하였으며, 최종적으로 전체 GTX 전송 선로에 대해 성능을 분석하였다.
이를 통해 S-parameter, Eye Diagram, 채널 지터(Channel Jitter) 특성을 분석하였다. 마지막으로 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model) 2차 시제 제작에 사용될 PCB 디자인을 제안하였다.[5]
또한 신호 무결성 시뮬레이션을 수행하여 GTX 전송선로에 대한 TDR, S-parameter, 채널 지터 성능을 분석하였다. 시뮬레이션에서는 전송 속도, 전송 길이, PCB 특성, FPGA 특성, 커넥터 특성 등을 고려하여 DCP 및 BPU 각 부분별로 PCB 디자인에 대한 성능을 분석하였으며, 최종적으로 전체 GTX 전송 선로에 대해 성능을 분석하였다. 이를 통해 충분한 마진을 가지고 설계된 Gigabit 시리얼 송수신기가 정상적으로 동작할 것으로 예상되었다.
Backplane 구조에서 FPGA 내부에 있는 GTX transceiver를 오류 없이 사용할 수 있도록 Gigabit 전송 선로에 대해 신호 무결성 시뮬레이션을 수행하였다. 이를 통해 S-parameter, Eye Diagram, 채널 지터(Channel Jitter) 특성을 분석하였다. 마지막으로 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model) 2차 시제 제작에 사용될 PCB 디자인을 제안하였다.
대상 데이터
548 UI 이하이므로 Gigabit 시리얼 송수신기는 오류 없이 동작될 것으로 분석되었다. 또한 시뮬레이션에서 사용된 전체길이 674 mm는 DCP 보드 5장에 해당하는 것으로 실제 제작될 형상보다 충분한 마진이 포함되어 있다.
그러므로 손실계수가 적고 우주환경에서 다수 사용된 경험이 있는 PCB를 선정하고 손실계수를 SI 시뮬레이션에 반영해야한다. 선정한 PCB는 ALRON사의 85N으로, 고속 신호처리 PCB에 적합한 성능을 가지고 있다. 유전상수는 4.
성능/효과
TX쪽 DCP의 GTX 전송 선로와 모체반 GTX 전송 선로 그리고 RX쪽 DCP의 GTX 전송 선로를 모두 연결하면 총 길이는 674 mm가 되며, 이에 대한 전체 S-Parameter 성능은 아래 그림 11에 나타내었다. 1.25 GHz 주파수에서 전체 전송 선로에 대한 삽입손실은-7 dB, 반사손실은 -15 dB 로 분석되었으며, GTX Transceiver 등화기(Equalizer)로 보상할 수 있는 정도의 성능이다. 그리고 전체 전송 선로에서 발생되는 지터는 시간 도메인에서 확인해야 하기 때문에 S-parameter를 EYE diagram으로 변환하였다.
Transition Via의 TDR 및 S-parameter 성능은 그림 8에서 나타내었다. TDR 성능은 전 구간에서 매우 우수하며, 반사손실은 전 주파수 대역에서 -15 dB 이하로 Transition Via를 통과할 때의 성능 열화는 거의 없을 것으로 분석되었다.
500 MHz ∼ 1 GHz급 ADC, DAC 부품들이 속속 등장했으며, 특히 대용량의 Space-Grade FPGA가 출시되었다.[3] Xilinx 사의 Virtex-5QV FX130 FPGA는 기존 Virtex-4 제품보다 우주방사능에 대한 성능이 현저히 좋아져서 정지궤도급 통신위성 중계기에 사용할 수 있다. 또한 Virtex-5QV FX130 FPGA 내부에 있는 GTX transceiver를 사용하여 최대 4.
시뮬레이션에서는 전송 속도, 전송 길이, PCB 특성, FPGA 특성, 커넥터 특성 등을 고려하여 DCP 및 BPU 각 부분별로 PCB 디자인에 대한 성능을 분석하였으며, 최종적으로 전체 GTX 전송 선로에 대해 성능을 분석하였다. 이를 통해 충분한 마진을 가지고 설계된 Gigabit 시리얼 송수신기가 정상적으로 동작할 것으로 예상되었다. 마지막으로 신호 무결성 시뮬레이션 결과로 제안된 GTX 전송 선로의 PCB 디자인은 위성통신 디지털중계기 시험인증모델(Engineering Qualification Model) 2차 시제 제작에 활용될 것이다.
후속연구
이를 통해 충분한 마진을 가지고 설계된 Gigabit 시리얼 송수신기가 정상적으로 동작할 것으로 예상되었다. 마지막으로 신호 무결성 시뮬레이션 결과로 제안된 GTX 전송 선로의 PCB 디자인은 위성통신 디지털중계기 시험인증모델(Engineering Qualification Model) 2차 시제 제작에 활용될 것이다.
질의응답
핵심어
질문
논문에서 추출한 답변
아날로그 중계기의 단점?
과거에는 우주환경의 제약으로 아날로그 형태의 저용량 및 유연성이 낮은 위성통신 중계기가 운용되고 있으나, 디지털 IC 소자의 눈부신 발전에 따라 최근 미국, 프랑스 등 선진국에서는 수십에서 수백 MHz 대역폭을 가지는 멀티 채널에 대해 고속의 디지털 신호를 처리하는 디지털 중계기를 이미 개발, 운용하고 있다. 아날로그 중계기의 경우 부채널간 스위칭은 불가하며, 채널간 스위칭을 하기 위해서는 모든 경로의 스위치를 설치하여 신호를 선택해야 하기 때문에 무게 및 크기에 제약을 크게 받는다. 그러나 이러한 기능을 디지털 중계기로 구현할 경우, 하드웨어 리소스가 획기적으로 감소되고 채널내의 부채널 단위까지 스위칭 및 이득 조정 기능이 가능하기 때문에 대용량 위성 중계기의 효율성이 극대화 될 수 있다.
송수신기는 어떤 기능을 지원하는가?
본 논문에서는 위성통신 디지털 중계기에서 backplane 구조 기반의 Gigabit 시리얼(Serial) 송수신기(Transceiver)에 대해 기술하였다. 송수신기는 프로그램밍 가능한 Xilinx space-grade Virtex-5 FPGA를 이용하여 다수의 광대역 채널에 대해 모든 경우의 스위칭 기능을 지원한다. 이러한 기능을 구현하기 위해 Virtex-5 FPGA 내부에 탑재된 GTX transceiver(고속 시리얼 송수신)을 사용한다.
모든 채널 간 Point-to-Point 연결하는 Gigabit 시리얼 전송 방식의 장점은?
그러므로 하드웨어 리소스 및 소모전력 그리고 구현 가능성을 고려한 대용량의 채널 데이터를 송수신하기 가장 좋은 방법은 Gigabit 시리얼(Serial) 전송 방식이며 모든 채널간 Point-to-Point 연결하는 것이다. 모든 전송경로가 독립적으로 운용되어 간섭영향을 최소화 할 수 있으며, 하드웨어 구성이 간소화 되는 장점이 있다.
참고문헌 (7)
B. I. Jin and J. H. Kim, "A study on the algorithm for the channelizing of the active satellite transponder," in Proc. KICS Conf., pp. 1556-1557, Jeju Island, Korea, Jun. 2010.
D. H. Lee and K. S. Kim, "Performance comparison of channelization schemes for flexible satellite transponder with digital filter banks," J. Korea Inst. Military Sci. Technol. (KIMST), vol. 13, no. 3, pp. 405-412, Jun. 2010.
Xilinx, Radiation-Hardened Space-Grade Virtex-5QV Family Overview(2012), Retrieved Jan. 17, 2013, from http://www.xilinx.com
Xilinx, Virtex-5 FPGA RocketIO GTX Transceiver User Guide(2009), Retrieved Feb., 10, 2013, from http://www.xilinx.com
Y. J. Song, J. H. Kim, S. H. Lee, H. G. Seo, G. H. Shin, and B. C. Jin, "System level space environment testing of satellite digital transponder," J. KICS, vol. 38C, no. 12, pp. 1159-1169, Dec. 2013.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.