최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기ETRI journal, v.36 no.5, 2014년, pp.829 - 834
Cho, Doohyung (Department of Electronic Engineering, Sogang University) , Kim, Kwangsoo (Department of Electronic Engineering, Sogang University)
In this paper, a lateral power metal-oxide-semiconductor field-effect transistor with ultra-low specific on-resistance is proposed to be applied to a high-voltage (up to 200 V) integrated chip. The proposed structure has two characteristics. Firstly, a high level of drift doping concentration can be...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
K.R. Varadarajan, A. Sinkar, and T.P. Chow, "Novel Integrable 80 V Silicon Lateral Trench Power MOSFETs for High Frequency DC-DC Converters," Power Electron. Specialists Conf., Orlando, FL, USA, June 17-21, 2007, pp. 1013-1017.
W.S. Son, Y.H. Sohn, and S.Y. Choi, "RESURF LDMOSFET with a Trench for SOI Power Integrated Circuits," Microelectron. J., vol. 35, no. 5, May 2004, pp. 393-400.
N. Fujishima and C.A.T. Salama, "A Trench Lateral Power MOSFET Using Self-Aligned Trench Bottom Contact Holes," Electron Devices Meeting, Washington, DC, USA, Dec. 10, 1997, pp. 359-362.
K.R. Varadarajan et al., "250 V Integrable Silicon Lateral Trench Power MOSFETs with Superior Specific on-Resistance," Power Int. Symp. Semicond. Devices IC's, Jeju, Rep. of Korea, May 27-31, 2007, pp. 233-236.
B.J. Baliga, Fundamentals of Power Semiconductor Devices, 1st ed., New York: Springer, 2008.
L. Yue, B. Zhang, and Z. Li, "A Lateral Power MOSFET with the Double Extended Trench Gate," IEEE Electron Device Lett., vol. 33, no. 8, Aug. 2012, pp. 1174-1176.
X. Luo et al., "Ultralow Specific on-Resistance High-Voltage SOI Lateral MOSFET," IEEE Electron Device Lett., vol. 32, no. 2, Feb. 2011, pp. 185-187.
B. Zhang et al., "High-Voltage LDMOS with Charge-Balanced Surface Low on-Resistance Path Layer," IEEE Electron Device Lett., vol. 30, no. 8, Aug. 2009, pp. 849-851.
Silvaco, Inc., Atlas User's Manual: Device Simulation Software, Santa Clara, CA, USA: Silvaco, Inc., 2008.
H. Wang, E. Napoli, and F. Udrea, "Breakdown Voltage for Superjunction Power Devices with Charge Imbalance: An Analytical Model Valid for Both Punch through and non Punch through Devices," IEEE Trans. Electron Devices, vol. 56, no. 12, Dec. 2009, pp. 3175-3183.
T. Khan et al., "Combined Lateral Vertical RESURF (CLAVER) LDMOS Structure," Power Semicond. Devices IC's, Barcelona, Spain, June 14-18, 2009, pp. 13-16.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.