As the size of the semiconductor devices shrinks to nanometer scale, the importance of plasma etching process to the fabrication of nanometer scale semiconductor devices is increasing further and further. But for the nanoscale devices, conventional plasma etching technique is extremely difficult to ...
As the size of the semiconductor devices shrinks to nanometer scale, the importance of plasma etching process to the fabrication of nanometer scale semiconductor devices is increasing further and further. But for the nanoscale devices, conventional plasma etching technique is extremely difficult to meet the requirement of the device fabrication, therefore, other etching techniques such as use of multi frequency plasma, source/bias/gas pulsing, etc. are investigated to meet the etching target. Until today, various pulsing techniques including pulsed plasma source and/or pulse-biased plasma etching have been tested on various materials. In this review, the experimental/theoretical studies of pulsed plasmas during the nanoscale plasma etching on etch profile, etch selectivity, uniformity, etc. have been summarized. Especially, the researches of pulsed plasma on the etching of silicon, $SiO_2$, and magnetic materials in the semiconductor industry for further device scaling have been discussed. Those results demonstrated the importance of pulse plasma on the pattern control for achieving the best performance. Although some of the pulsing mechanism is not well established, it is believed that this review will give a certain understanding on the pulsed plasma techniques.
As the size of the semiconductor devices shrinks to nanometer scale, the importance of plasma etching process to the fabrication of nanometer scale semiconductor devices is increasing further and further. But for the nanoscale devices, conventional plasma etching technique is extremely difficult to meet the requirement of the device fabrication, therefore, other etching techniques such as use of multi frequency plasma, source/bias/gas pulsing, etc. are investigated to meet the etching target. Until today, various pulsing techniques including pulsed plasma source and/or pulse-biased plasma etching have been tested on various materials. In this review, the experimental/theoretical studies of pulsed plasmas during the nanoscale plasma etching on etch profile, etch selectivity, uniformity, etc. have been summarized. Especially, the researches of pulsed plasma on the etching of silicon, $SiO_2$, and magnetic materials in the semiconductor industry for further device scaling have been discussed. Those results demonstrated the importance of pulse plasma on the pattern control for achieving the best performance. Although some of the pulsing mechanism is not well established, it is believed that this review will give a certain understanding on the pulsed plasma techniques.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
즉 플라즈마 소스나 기판(bias), 혹은 양쪽 모두에 펄스를 인가하여 플라즈마 밀도, 가스 분해율, 반응 가스종의 플럭스, 이온에너지, 확산효과 증대 등을 조절하여 플라즈마 식각시 요구되는 반응성 및 균일도를 향상시키고 전하축적과 관련된 문제점들을 개선22,35,36)하는 펄스 플라즈마 식각은 나노미터급의 미세공정에서 플라즈마를 최적화시키고 이방성 식각을 가능하게 하는 중요한 역할을 한다24,27). 다음 장에서는 이와 관련된 반도체 소자제조에서의 펄스 플라즈마의 적용 및 그 효과에 관해 분야별로 더 자세히 살펴보도록 한다.
) 식각에서의 공정 미세화 한계극복 및 프로파일 조절에 관한 내용으로 DRAM (dynamic random access memory) 컨택홀(contact holes)이나 비아홀(via holes) 등의 식각에 관해 살펴보고자 한다. DRAM 셀구조의 기술적 한계로 20 nm 이하에서 높은 종횡비를 갖는 컨택홀(highaspect-ratio contact hole, HARC) 식각 난이도가 점점 증가되고 있는바 3.2 절에서는 이와 같은 DRAM 미세화 한계 돌파를 위한 대안으로서의 펄스 플라즈마의 응용과 그 효과에 대해 살펴 보고자 한다38,39).
따라서 식각 형상을 조절하고 식각 시 전하축적(그림 7) 현상으로 인한 이온 입사방향(ion trajectory) 왜곡방지, 게이트산화물 박막의 손상방지, 수직한 식각 프로파일 및 높은 식각 선택도 확보를 위한 미세 식각 기술 개발은 매우 중요하다1,13). 뿐만 아니라 정교한 임계치수(CD, critical dimension) 조절이나 웨이퍼 공정상에서 발생하는 임계치수 불균일 문제를 개선하기 위한 노력도 끊임없이 이루어져 온 바 본 장에서는 게이트 식각 시에 발생하는 위와 같은 문제를 펄스 플라즈마를 사용함으로써 해결하려는 시도를 소개하고자 한다37).
제안 방법
이 장에서는 펄스 기술을 적용한 펄스 플라즈마 식각의 산업적 응용에 대해 분야별로 3가지로 나누어 살펴 보고자 한다.
두번째는 메모리소자 공정의 요건을 충족하기 위한 실리콘산화물(SiO2) 식각에서의 공정 미세화 한계극복 및 프로파일 조절에 관한 내용으로 DRAM (dynamic random access memory) 컨택홀(contact holes)이나 비아홀(via holes) 등의 식각에 관해 살펴보고자 한다. DRAM 셀구조의 기술적 한계로 20 nm 이하에서 높은 종횡비를 갖는 컨택홀(highaspect-ratio contact hole, HARC) 식각 난이도가 점점 증가되고 있는바 3.
이는 연속파(CW)에서는 전자 온도가 높아 주입된 반응성 가스의 분해가 과도하게 이루어지는 반면 펄스 조건에서는 펄스오프(pulseoff) 구간이 길어질수록 C4F8 가스의 분해율이 감소하고 직진성을 가지는 반응성 이온이 증가하였기 때문으로 사료된다. 더 나아가서 그림 15와 같은 동기 화된 펄스(synchronized pulsing)를 이용하여 실리콘 산화물 컨택홀(SiO2 contact hole)을 식각한 연구도 진행하였다. 단일주파수의 고주파 펄스를 인가하는 것보다는 소스와 바이어스 파워 두 개의 동기화된 펄스 시스템을 이용할 경우 소스와 바이어스 고주파 파워의 온/오프(rf power on/off)를 효과적으로 제어가능하기 때문에 이온충돌에 의한 손상을 감소시키고 식각 선택도를 향상시킬 수 있다.
성능/효과
따라서 이를 펄스 기술을 적용하여 해결하려는 바 그림 14는 펄스 진동수를 5 kHz로 유지하면서 펄스 작동비율을 (a) 100% (CW) (b) 75% (c) 50% (d) 25% 로 변화시켜 가며 실리콘 산화물 컨택홀 (SiO2 contact hole) 을 식각한 주사전자현미경(SEM) 프로파일 사진이다. 펄스 작동비율이 감소할수록 비정질카본(ACL) 마스크 대비 실리콘 산화물(SiO2)의 식각 선택도는 증가하고 컨택홀의 크기 및 모양도 평평하게 개선됨을 확인 할 수 있다. 이는 연속파(CW)에서는 전자 온도가 높아 주입된 반응성 가스의 분해가 과도하게 이루어지는 반면 펄스 조건에서는 펄스오프(pulseoff) 구간이 길어질수록 C4F8 가스의 분해율이 감소하고 직진성을 가지는 반응성 이온이 증가하였기 때문으로 사료된다.
질의응답
핵심어
질문
논문에서 추출한 답변
플라즈마 식각 공정은 무엇인가?
반도체 소자 공정에 플라즈마가 폭넓게 사용되고 있으며 이 중 플라즈마 식각 공정은 플라즈마에 의해 생성된 이온, 반응성 기체 혹은 라디칼을 이용하여 기판물질을 제거하는 식각 방식으로 공정의 정밀성 확보, 미세화, 저손상 등의 측면에서 필수불가 결한 공정요소라고 할 수 있다1). 따라서 지난 20여년 동안 전자회전공명 플라즈마(ECR, electron cyclotron resonance plasmas), 헬리콘 플라즈마(helicon wave plasmas), 유도결합형 플라즈마(ICP, inductively coupled plasmas), 정전결합 플라즈마(CCP, capacitively coupled plasma) 등이 앞서 기술된 기술적 한계를 극복하고 최적화된 플라즈마 조절을 위하여 반도체 식각 공정 등에 통상 사용되어 왔다2-8).
펄스 플라즈마의 고주파 전원 오프(off) 구간에서의 전자온도 감소와 효과적인 전자 에너지의 감소로 인해 얻을 수 있는 효과는 무엇인가?
이와는 대조적으로 펄스 플라즈마를 사용할 경우에는 고에너지 이온을 이용한 대부분의 식각이온(on) 구간에서 일어나 전체적인 식각률은 감소하는 경향이 있지만 그림 4 에 나타낸 바와 같이 오프(off) 구간의 영향으로 낮은 플라즈마 전위(Vp), 전자온도(Te), 전자밀도, 그로 인한 낮은 영역대의 이온에너지 확보가 가능하다는 장점이 있다12,24-28). 고주파 전원 오프(off) 구간에서의 전자온도 감소와 효과적인 전자 에너지의 감소는(그림 5) 결과적으로 플라즈마로 인한 기판 손상을 감소시킬 수 있으며29-31) Donnelly 등의 논문에 따르면 노칭(notching)과 보우잉(bowing) 현상도 경감시킬 수 있다32-34). Subramonium 등의 연구 결과에서는 고밀도 플라즈마의 한가지인 유도결합형 플라즈마(ICP)의 소스를 펄싱(pulsing) 하였을 경우 불균일도가 감소함을 확인할 수 있다57)(그림 6).
식각 공정에서 소자 미세화에 따른 재료적 한계 및 기술적 난이도의 증가로 인해 일어나는 문제점은 무엇인가?
따라서 지난 20여년 동안 전자회전공명 플라즈마(ECR, electron cyclotron resonance plasmas), 헬리콘 플라즈마(helicon wave plasmas), 유도결합형 플라즈마(ICP, inductively coupled plasmas), 정전결합 플라즈마(CCP, capacitively coupled plasma) 등이 앞서 기술된 기술적 한계를 극복하고 최적화된 플라즈마 조절을 위하여 반도체 식각 공정 등에 통상 사용되어 왔다2-8). 그러나 소자 미세화에 따른 재료적 한계 및 기술적 난이도의 증가로 식각 균일도 및 임계치수(critical dimension) 제어, 식각 선택도(etch selectivity) 및 식각 프로파일 확보, 전하축적, 식각 손상(etch damage: structural and electrical), 패턴왜곡 등의 문제가 지속적으로 대두 되고 있다. 따라서 나노미터급의 미세공정에서 다양한 식각 파라미터를 조절하여 이를 해결하는 문제는 메모리 분야의 축소화 요구에 대한 기술적 난관을 극복하고 경쟁력 향상을 위해 지속적으로 연구 개발되고 있다9-13).
참고문헌 (72)
S. Samukawa, Feature profile evolution in plasma processing using on-wafer monitoring system, Springer Japan, Tokyo (2014).
M. A. Lieberman and A. J. Lichtenberg, Principles of Plasma Discharges and Materials Processing, Hoboken, NJ (2005).
R. Doering and Y. Nishi, Handbook of Semiconductor Manufacturing Technology, CRC Press, Cleveland (2007).
P. Chabert and N. Braithwaite, Physics of Radio- Frequency Plasmas, Cambridge University Press, Cambridge (2011).
S. H. Lee, P. K. Tiwari, J. K. Lee, Plasma Sources Sci. Technol., 18 (2009) 025024.
W. Kim, J. Jeong, Y. Kim, W. C. Lim, J. H. Kim, J. H. Park, H. J. Shin, Y. S. Park, K. S. Kim, S. H. Park, Y. J. Lee, K. W. Kim, H. J. Kwon, H. L. Park, H. S. Ahn, S. C. Oh, J. E. Lee, S. O. Park, S. Choi, H. K. Kang, C. Chung, IEDM Tech. Dig., (2011) 531.
P. Bodart, M. Brihoum, G. Cunge, O. Joubert, N. Sadeghi, J. Appl. Phys., 110 (2011) 113302.
C. P. Etienne, M. Darnon, L. Vallier, E. Pargon, G. Cunge, F. Boulard, O. Joubert, S. Banna, T. Lill, J. Vac. Sci. Technol., B 28 (2010) 926.
A. Mishra, J. S. Seo, K. N. Kim, G. Y. Yeom, J. Phys., D 46 (2013) 235203.
D. Borah, M. T. Shaw, S. Rasappa, R. A. Farrell, C. O'Mahony, C. M. Faulkner, M. Bosea, P. Gleeson, J. D. Holmes, M. A. Morris, J. Phys., D: Appl. Phys., 44 (2011) 174012.
S. Banna, A. Agarwal, K. Tokashiki, H. Cho, S. Rauf, V. Todorow, K. Ramaswamy, K. Collins, P. Stout, J.-Y. Lee, J. Yoon, K. Shin, S.-J. Choi, H.- S. Cho, H.-Y. Kim, C. Lee, D. Lymberopoulos, IEEE Trans. Plasma Sci., 37 (2009) 1730.
K. Tokashiki, H. Cho, S. Banna, J.-Y. Lee, K. Shin, V. Todorow, W.-S. Kim, K. Bai, S. Joo, J.-D. Choe, K. Ramaswamy, A. Agarwal, S. Rauf, K. Collins, S. Choi, H. Cho, H. J. Kim, C. Lee, D. Lymberopoulos, J. Yoon, W. Han, J.-T. Moon, Jpn. J. Appl. Phys., 48 (2009) 08HD01.
C. J. Choi, O. S. Kwon, Y. S. Seol, Jpn. J. Appl. Phys., 37 (1998) 6894.
T. Mukai, N. Ohshima, H. Hada, S. Samukawa, J. Vac. Sci. Technol., A 25 (2007) 432.
K. Sugiura, S. Takahashi, M. Amano, T. Kajiyama, M. Iwayama, Y. Asao, N. Shimomura, T. Kishi, S. Ikegawa, H. Yoda, A. Nitayama, Jpn. J. Appl. Phys., 48 (2009) 08HD02.
T. Ogata, K. Nakata, T. Ono, Hitachi Rev., 48 (1999) 6.
V. M. Donnelly, A. Kornblit, J. Vac. Sci. Technol., A 31 (2013) 050825.
M. H. Jeon, D. H. Yun, K. C. Yang, J. Y. Youn, D. Y. Lee, T. H. Shim, J. G. Park, G. Y. Yeom, J. Nanosci. Nanotechnol., 14 (2014) 9680.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.