$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

채널길이에 대한 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙 분석
Analysis of Subthreshold Swing for Channel Length of Asymmetric Double Gate MOSFET 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.19 no.2, 2015년, pp.401 - 406  

정학기 (Department of Electronic Engineering, Kunsan National University)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 비대칭 이중게이트(double gate; DG) MOSFET의 채널길이에 대한 문턱전압이하 스윙의 변화에 대하여 분석하였다. 문턱전압이하 스윙은 트랜지스터의 디지털특성을 결정하는 중요한 요소로서 채널길이가 감소하면 특성이 저하되는 문제가 나타나고 있다. 이러한 문제를 해결하기 위하여 개발된 DGMOSFET의 문턱전압이하 스윙의 채널길이에 대한 변화를 채널두께, 산화막두께, 상하단 게이트 전압 및 도핑농도 등에 따라 조사하고자 한다. 특히 하단 게이트 구조를 상단과 달리 제작할 수 있는 비대칭 DGMOSFET에 대하여 문턱전압이하 스윙을 분석함으로써 하단 게이트 전압 및 하단 산화막 두께 등에 대하여 자세히 관찰하였다. 문턱전압이하 스윙의 해석학적 모델을 구하기 위하여 포아송방정식에서 해석학적 전위분포모델을 유도하였으며 도핑분포함수는 가우스분포함수를 사용하였다. 결과적으로 문턱전압이하 스윙은 상하단 게이트 전압 및 채널도핑농도 그리고 채널의 크기에 매우 민감하게 변화하고 있다는 것을 알 수 있었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

The change of subthreshold swing for channel length of asymmetric double gate(DG) MOSFET has been analyzed. The subthreshold swing is the important factor to determine digital chracteristics of transistor and is degraded with reduction of channel. The subthreshold swing for channel length of the DGM...

주제어

#비대칭 이중게이트   #문턱전압이하 스윙   #포아송방정식   #채널길이  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 식 (4)의 전위분포는 채널길이, 채널두께, 하단게이트 전압 그리고 도핑농도 등에 따라 변화하므로 이를 이용하여 유도되고 있는 식 (6)의 문턱전압이하 스윙값 역시 이 들값에 따라 변화한다는 것을 알 수 있다. 그러므로 본 연구에서는 비대칭 이중게이트 MOSFET의 채널길이에 대한 문턱전압이하 스윙 값의 변화를 채널두께, 하단게이트 전압 그리고 산화막 두께 및 도핑농도 등을 파라미터로 하여 분석하고자 한다.
  • 본 연구에서는 비대칭 DGMOSFET의 채널길이에 대한 문턱전압이하 스윙의  변화에 대하여 분석하였다.
  •  그동안 연구되고 있는 대칭적 구조의 DGMOSFET 해석은 상하단 게이트의 구조를 반드시 동일하게 제작하였을 경우만 가능하였다. 이에 본 연구에서는 대칭적 구조가 아닌 비대칭적 구조를 가진 DGMOSFET에서도 사용가능한 문턱전압이하 전류전송모델을 제시하고자 한다. 이를 위하여 Ding 등의 모델[6]을 기반으로 해석학적 전위모델을 제시할 것이며 문턱전압이하 스윙 모델을 해석학적으로 제시하고자 한다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
CMOSFET의 게이트길이를 10나노 이하로 하였을때 생기는 한계점은? 기존의 CMOSFET는 단일 게이트 소자로서 10 나노이하 단위로 게이트길이를 제작하는데 한계를 갖고 있다. 10 나노이하로 게이트를 제작 하였을 때 스켈링 이론에 의하여 게이트 산화막 두께가 너무 작아져 게이트단자로 기생전류가 흐를 수 있으며 채널의 도핑농도 증가에 의한 유효이동도의 감소 등 트랜지스터 동작에 심각한 영향을 미치고 있다. 특히 문턱전압이하 스윙특성 저하, 문턱전압의 이동, 드레인유도 장벽감소 현상 등 단채널효과가 크게 나타남으로써 CMOSFET를 나노소자로 사용하기 어려운 상황이다.
반도체소자의 개발의 목적은? 집적회로에서 사용하고 있는 반도체소자의 개발은 궁극적으로 초소형화가 최종 목표이다. 반도체소자가 소형화되면 될수록 소비전력의 감소 및 고주파영역에서의 동작 등이 가능하므로 세계적인 유명 반도체업체들은 반도체소자의 소형화에 막대한 연구비를 투자하고 있다.
반도체소자의 소형화로 얻는 이점은? 집적회로에서 사용하고 있는 반도체소자의 개발은 궁극적으로 초소형화가 최종 목표이다. 반도체소자가 소형화되면 될수록 소비전력의 감소 및 고주파영역에서의 동작 등이 가능하므로 세계적인 유명 반도체업체들은 반도체소자의 소형화에 막대한 연구비를 투자하고 있다. 뿐만 아니라 반도체소자의 소형화는 결과적으로 집적회로의 소형화를 유도하여 생산성향상 및 가격 경쟁력 제고로 이어질 수 있다.
질의응답 정보가 도움이 되었나요?

참고문헌 (8)

  1. S. Dimitrijev, Principles of Semiconductor Devices, Oxford University Press, NewYork, 2012. 

  2. J.P.Duarte, S.J.Choi, D.I.Moon and Y.K.Choi, "A nonpiecewise model for long-channel junctionless cylindrical nanowire FETs," IEEE Electron Device Letters, vol.33, no.2, pp.155-157, 2012. 

    상세보기 crossref

  3. R.Vaddi, S.Dasgupta and R.P.Agarwal,"Analytical modeling of subthreshold current and subthreshold swing of an underlap DGMOSFET with tied independent gate and symmetric asymmetric options," Microelectronics J., vol.42, no.5, pp.798-807, 2011. 

    상세보기 crossref

  4. N.Seoane, G.Indalecio, E.Comesane, M.Aldegunde, A.J.Garcia-Loureiro and K.Kalna,"Random Dopant, Line-Edge Roughness and Gate Workfunction Variability in a Nano InGaAs FinFETs," IEEE Trans. on Electron Devices, vol. 61, no.2, pp.466-472, 2006. 

  5. J.B.Roldan, B.Gonzalez, B.Iniguez, A.M.Roldan, A.Lazaro and A.Cerdeira, "In-depth analysis and modelling of self-heating effects in nanometric DGMOSFETs," Solidstate electronics, vol.79, no.1, pp.179-184, 2013. 

    상세보기 crossref

  6. Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011. 

    상세보기 crossref

  7. P.K.Tiwari, S.Kumar, S.Mittal, V.Srivastava and U.Pandey, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs With Vertical Gaussian Doping Profile," IMPACT-2009, pp.52-55, 2009. 

  8. Hakkee Jung, :Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function, J. of KIICE, vol.17, no.11, pp.2621-2626, 2013. 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로