최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of semiconductor technology and science, v.15 no.2, 2015년, pp.286 - 291
Kwon, Wookhyun (Samsung Electronics) , Park, In Jun (School of Electrical and Computer Engineering, University of Seoul) , Shin, Changhwan (School of Electrical and Computer Engineering, University of Seoul)
For highly scalable NAND flash memory applications, a compact (
H. A. R. Wegner, A. J. Lincoln, H. C. Pao, M. R. O'Connel, R. E. Oleksiak, and H. Lawrence, "The variable threshold transistor, a new electricallyalterable, non-destructive read-only storage device," in IEDM Tech. Dig., vol. 13, pp. 70, 1967.
P. C. Y. Chen, "Threshold-alterable Si-gate MOS devices," IEEE Trans. on Electron Devices, vol. 24, no. 5, pp. 584-586, May 1977.
2012 iSuppli annual report.
H. Tanaka et al., "Bit cost scalable technology with punch and plug process for ultra high density flash memory," in Proc. Symp. VLSI Technol., pp. 14-15, Jun. 2007.
J. Jang et al., "Vertical cell array using TCAT technology for ultra-high density NAND flash memory," in Proc. Symp. VLSI Technol., pp. 192-193, Jun. 2009.
H. Silva and S. Tiwari, "A nanoscale memory and transistor using backside trapping," IEEE Trans. on Nanotechnology, vol. 3, no. 2, pp. 264-269, Jun. 2004.
W. Kwon and T. King Liu, "Compact NAND flash memory cell design utilizing backside charge storage," in IEEE Silicon Nanoelectronics Workshop, Jun. 2010.
C. H. Lee, J. Choi, Y. Park, C. Kang, B. Choi, H. Kim, H. Oh, and W. Lee, "Highly scalable NAND flash memory with robust immunity to program disturbance using symmetric inversion-type source and drain structure," in Proc. Symp. VLSI Technol., pp. 118-119, Jun. 2008.
J.-P. Colinge, Silicon-on-Insulator Technology: Materials to VLSI, Kluwer Academic Publishers, 1997.
해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.