최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.19 no.4, 2015년, pp.903 - 908
정학기 (Department of Electronic Engineering, Kunsan National University)
This paper has analyzed threshold voltage shift for doping profile of asymmetric double gate(DG) MOSFET. Ion implantation is usually used in process of doping for semiconductor device and doping profile becomes Gaussian distribution. Gaussian distribution function is changed for projected range and ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
다중 게이트 MOSFET의 이점은? | 3차원적 설계기술의 개발뿐만이 아니라 트랜지스터의 구조도 3차원적으로 제작하기 위한 노력이 진행 중이며 이에 가장 부합된 소자가 다중 게이트 MOSFET이다[1,2]. 다중 게이트 MOSFET는 채널주변에 게이트 단자를 여러 개 제작하여 단채널 시 궁극적으로 채널길이의 증가효과 뿐만이 아니라 채널 내 반송자를 제어할 수 있는 능력을 향상시킴으로써 전술한 단채널 효과를 감소시킬 수 있다. 다중 게이트 MOSFET중에서 가장 간단한 구조가 이중 게이트 (Double Gate; DG) MOSFET이다. | |
다중 게이트 MOSFET은 무엇에 적합한 소자인가? | 이러한 방해 요소를 감소시키기 위하여 집적회로설계 기술을 개발하고 있으며 특히 3차원구조에 의한 집적도 향상에 노력하고 있다. 3차원적 설계기술의 개발뿐만이 아니라 트랜지스터의 구조도 3차원적으로 제작하기 위한 노력이 진행 중이며 이에 가장 부합된 소자가 다중 게이트 MOSFET이다[1,2]. 다중 게이트 MOSFET는 채널주변에 게이트 단자를 여러 개 제작하여 단채널 시 궁극적으로 채널길이의 증가효과 뿐만이 아니라 채널 내 반송자를 제어할 수 있는 능력을 향상시킴으로써 전술한 단채널 효과를 감소시킬 수 있다. | |
트랜지스터의 미세화 문제점은? | 특히 최소선폭을 10 nm이하로 제작한 CMOSFET에서 발생하는 단채널 효과는 CMOSFET를 트랜지스터로 동작하는데 제한을 가하고 있다. 즉, 문턱전압이하 스윙의 저하, 문턱전압의 이동, 드레인유기 장벽감소 현상 등 트랜지스터 동작 및 집적회로설계에 큰 방해 요소가 나타나고 있다. 이러한 방해 요소를 감소시키기 위하여 집적회로설계 기술을 개발하고 있으며 특히 3차원구조에 의한 집적도 향상에 노력하고 있다. |
G. Deng and C. Chen, "Binary Multiplication Using Hybrid MOS and Multi-Gate Single-Electron Transistors", IEEE Trans. on VLSI systems, vol.21, no.9, pp.1573-1582, 2013.
P. Zhang, E. Jacques, R. Rogel and O. Bonnaud, "P-type and N-type multi-gate polycrystalline silicon vertical thin film transistors based on low-temperature," Solid-state electronics, vol.86, no.1, pp.1-5, 2013.
S. Jandhyala and S. Mahapatra,"Inclusion of body doping in compact models for fully-depleted common double gate MOSFET adapted to gate-oxide thickness asymmetry", Electronics Lett., vol.48, no.13, pp.794-795, 2012.
R. Vaddi, S. Dasgupta and R.P. Agarwal,"Analytical modeling of subthreshold current and subthreshold swing of an underlap DGMOSFET with tied independent gate and symmetric asymmetric options," Microelectronics J., vol.42, no.5, pp.798-807, 2011.
Z. Ding, G. Hu, J. Gu, R. Liu, L. Wang and T. Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011.
TCAD Manual, Part.4: INSPEC, ISE Integrated Systems Engineering AG, Zurich, Switzerland, 2001, p.56. ver.7.5.
H.K. Jung and D.S. Cheong,"Analysis for Relation of Oxide Thickness and Subthreshold Swing of Asymmetric Double Gate MOSFET," Conference on Information and Communication Eng., vol.17, no.2, pp.698-701, 2013.
H.K Jung and O.S. Kwon, "Analysis of Channel Dimension Dependent Threshold Voltage for Asymmetric DGMOSFET," 2014 International Conference on Future Information & Communication Engineering, vol.6, no.1, pp.299-302, 2014.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.