$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 도핑분포함수에 따른 비대칭 이중게이트 MOSFET의 문턱전압이동현상
Threshold Voltage Shift for Doping Profile of Asymmetric Double Gate MOSFET 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.19 no.4, 2015년, pp.903 - 908  

정학기 (Department of Electronic Engineering, Kunsan National University)

초록
AI-Helper 아이콘AI-Helper

본 연구에서는 비대칭 이중게이트(double gate; DG) MOSFET의 채널 내 도핑분포함수의 변화에 따른 문턱전압이동 현상에 대하여 분석하였다. 반도체소자를 도핑시킬 때는 주로 이온주입법을 사용하며 이때 분포함수는 가우스분포를 나타내고 있다. 가우스분포함수는 이온주입범위 및 분포편차에 따라 형태를 달리하며 이에 따라 전송특성도 변화하게 된다. 그러므로 비대칭 DGMOSFET의 채널 내 도핑분포함수의 변화는 문턱전압에 영향을 미칠 것이다. 문턱전압은 트랜지스터가 동작하는 최소한의 게이트전압이므로 단위폭 당 드레인 전류가 $0.1{\mu}A$ 흐를 때 상단 게이트전압으로 정의하였다. 문턱전압을 구하기 위하여 해석학적 전위분포를 포아송방정식으로부터 급수형태로 유도하였다. 결과적으로 도핑농도가 증가하면 도핑분포함수에 따라 문턱전압은 크게 변하였으며 특히, 고 도핑 영역에서 하단 게이트전압에 따라 이온주입범위 및 분포편차에 의한 문턱전압의 변화가 크게 나타나는 것을 알 수 있었다.

Abstract AI-Helper 아이콘AI-Helper

This paper has analyzed threshold voltage shift for doping profile of asymmetric double gate(DG) MOSFET. Ion implantation is usually used in process of doping for semiconductor device and doping profile becomes Gaussian distribution. Gaussian distribution function is changed for projected range and ...

Keyword

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 비대칭형 DGMOSFET는 채널 내 반송자를 제어할 수 있는 설계요소가 증가하여 효과적으로 단채널 효과를 감소시킬 수 있다는 장점이 있다. 본 연구에서는 비대칭 DGMOSFET의 문턱전압이동현상에 대하여 관찰할 것이다. Ding 등[5]은 급수형태 전위분포함수를 이용하여 비대칭 DGMOSFET의 문턱전압이하 스윙을 해석하였으나 전위분포를 구하기 위하여 단지 일정한 도핑농도분포를 이용하였다.
  • 그러나 본 연구에서는 도핑전하분포로 가우스 분포함수를 이용하였다. 가우스 분포함수는 이온주입범위 및 분포편차에 의하여 형태가 결정되는 함수로써 본 연구에서는 가우스분포함수의 변수인 이온주입범위 및 분포편차에 따른 비대칭 DGMOSFET에 대한 문턱전압 이동현상을 관찰하였다. 문턱전압은 오프상태에서 드레인 전류가 단위 폭당 0.
  • 이상과 같이 식 (2)의 전위분포는 이온주입범위 및 분포편차에 의하여 변화할 것이며 차단전류는 식 (4)에서 알 수 있듯이 전위분포에 따라 변화하므로 결국 차단전류는 이온주입범위 및 분포편차에 따라 변화하여 문턱전압이 영향을 받게 될 것이다. 본 연구에서는 도핑분포함수의 변수인 이온주입범위 및 분포편차에 따라 문턱전압의 변화를 고찰할 것이다.
  • 본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑분포함수의 변화를 결정하는 이온주입범위 및 분포편차에 따른 문턱전압이동 현상에 대하여 분석하였다. 도핑분포함수로 주로 사용되는 가우스분포함수는 이온주입범위와 분포편차에 따라 그 모양을 달리하며 이는 에너지장벽의 높이 및 형태에 변화를 일으킨다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
다중 게이트 MOSFET의 이점은? 3차원적 설계기술의 개발뿐만이 아니라 트랜지스터의 구조도 3차원적으로 제작하기 위한 노력이 진행 중이며 이에 가장 부합된 소자가 다중 게이트 MOSFET이다[1,2]. 다중 게이트 MOSFET는 채널주변에 게이트 단자를 여러 개 제작하여 단채널 시 궁극적으로 채널길이의 증가효과 뿐만이 아니라 채널 내 반송자를 제어할 수 있는 능력을 향상시킴으로써 전술한 단채널 효과를 감소시킬 수 있다. 다중 게이트 MOSFET중에서 가장 간단한 구조가 이중 게이트 (Double Gate; DG) MOSFET이다.
다중 게이트 MOSFET은 무엇에 적합한 소자인가? 이러한 방해 요소를 감소시키기 위하여 집적회로설계 기술을 개발하고 있으며 특히 3차원구조에 의한 집적도 향상에 노력하고 있다. 3차원적 설계기술의 개발뿐만이 아니라 트랜지스터의 구조도 3차원적으로 제작하기 위한 노력이 진행 중이며 이에 가장 부합된 소자가 다중 게이트 MOSFET이다[1,2]. 다중 게이트 MOSFET는 채널주변에 게이트 단자를 여러 개 제작하여 단채널 시 궁극적으로 채널길이의 증가효과 뿐만이 아니라 채널 내 반송자를 제어할 수 있는 능력을 향상시킴으로써 전술한 단채널 효과를 감소시킬 수 있다.
트랜지스터의 미세화 문제점은? 특히 최소선폭을 10 nm이하로 제작한 CMOSFET에서 발생하는 단채널 효과는 CMOSFET를 트랜지스터로 동작하는데 제한을 가하고 있다. 즉, 문턱전압이하 스윙의 저하, 문턱전압의 이동, 드레인유기 장벽감소 현상 등 트랜지스터 동작 및 집적회로설계에 큰 방해 요소가 나타나고 있다. 이러한 방해 요소를 감소시키기 위하여 집적회로설계 기술을 개발하고 있으며 특히 3차원구조에 의한 집적도 향상에 노력하고 있다.
질의응답 정보가 도움이 되었나요?

참고문헌 (8)

  1. G. Deng and C. Chen, "Binary Multiplication Using Hybrid MOS and Multi-Gate Single-Electron Transistors", IEEE Trans. on VLSI systems, vol.21, no.9, pp.1573-1582, 2013. 

  2. P. Zhang, E. Jacques, R. Rogel and O. Bonnaud, "P-type and N-type multi-gate polycrystalline silicon vertical thin film transistors based on low-temperature," Solid-state electronics, vol.86, no.1, pp.1-5, 2013. 

  3. S. Jandhyala and S. Mahapatra,"Inclusion of body doping in compact models for fully-depleted common double gate MOSFET adapted to gate-oxide thickness asymmetry", Electronics Lett., vol.48, no.13, pp.794-795, 2012. 

  4. R. Vaddi, S. Dasgupta and R.P. Agarwal,"Analytical modeling of subthreshold current and subthreshold swing of an underlap DGMOSFET with tied independent gate and symmetric asymmetric options," Microelectronics J., vol.42, no.5, pp.798-807, 2011. 

  5. Z. Ding, G. Hu, J. Gu, R. Liu, L. Wang and T. Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011. 

  6. TCAD Manual, Part.4: INSPEC, ISE Integrated Systems Engineering AG, Zurich, Switzerland, 2001, p.56. ver.7.5. 

  7. H.K. Jung and D.S. Cheong,"Analysis for Relation of Oxide Thickness and Subthreshold Swing of Asymmetric Double Gate MOSFET," Conference on Information and Communication Eng., vol.17, no.2, pp.698-701, 2013. 

  8. H.K Jung and O.S. Kwon, "Analysis of Channel Dimension Dependent Threshold Voltage for Asymmetric DGMOSFET," 2014 International Conference on Future Information & Communication Engineering, vol.6, no.1, pp.299-302, 2014. 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로