[논문]나노임프린트 리소그래피 기술을 이용한 그래핀 나노리본 트랜지스터 제조 및 그래핀 전극을 활용한 실리콘 트랜지스터 응용

엄성운; 강석희; 홍석원

doi:10.3740/mrsk.2016.26.11.635

나노임프린트 리소그래피 기술을 이용한 그래핀 나노리본 트랜지스터 제조 및 그래핀 전극을 활용한 실리콘 트랜지스터 응용
Facile Fabrication Process for Graphene Nanoribbon Using Nano-Imprint Lithography(NIL) and Application of Graphene Pattern on Flexible Substrate by Transfer Printing of Silicon Membrane 원문보기

한국재료학회지 = Korean journal of materials research, v.26 no.11, 2016년, pp.635 - 643

엄성운 (부산대학교 인지메카트로닉스공학과) , 강석희 (부산대학교 인지메카트로닉스공학과) , 홍석원 (부산대학교 인지메카트로닉스공학과)

Abstract ▼ AI-Helper

Graphene has shown exceptional properties for high performance devices due to its high carrier mobility. Of particular interest is the potential use of graphene nanoribbons as field-effect transistors. Herein, we introduce a facile approach to the fabrication of graphene nanoribbon (GNR) arrays with ~200 nm width using nanoimprint lithography (NIL), which is a simple and robust method for patterning with high fidelity over a large area. To realize a 2D material-based device, we integrated the graphene nanoribbon arrays in field effect transistors (GNR-FETs) using conventional lithography and metallization on highly-doped $Si/SiO_2$ substrate. Consequently, we observed an enhancement of the performance of the GNR-transistors compared to that of the micro-ribbon graphene transistors. Besides this, using a transfer printing process on a flexible polymeric substrate, we demonstrated graphene-silicon junction structures that use CVD grown graphene as flexible electrodes for Si based transistors.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

23,25) 따라서 본 연구에서는 다층으로 합성된 그래핀을 유연 전극으로의 직접 적용을 위한 응용으로 실리콘 소자를 활성물질로 사용하여 응용분야를 확장하였다. 이에 따른 응용 예로써 그래핀을 실리콘 직접 전극으로 이용한 플렉시블 기반 n형 실리콘 트랜지스터 소자에 관한 결과를 Fig.
광학 현미경 이미지 가운데 위치한 단일 실리콘 소자는 300 nm의 두께로, 폴리이미드(PI) 고분자 유연 기판상 매우 견고하게 부착된 상태이며 이러한 공정기술을 통한 유연소자의 직접응용은 많은 연구를 통해 진행된 바 있다.²⁸⁾ 전통적인 전극으로 현재까지는 금속전극이 사용되어져 왔으나, 본 연구에서는 기계적 강도가 우수한 그래핀을 유연 전극을 사용함으로써 플렉시블 포멧의 소자 적용을 위한 기초 기술을 제공하고자 하며, 실리콘과 그래핀의 우수한 전기적 접합특성을 확인하였다. 식각 공정에 의해 제공된 실리콘/산화실리콘 기판 및 PDMS 스탬프를 이용한 전사 공정을 통해, 폴리이미드필름 기판상 전사된 n형 실리콘 마이크로 필름 표면에 마이크로 전극 형태로 패터닝 된 그래핀을 직접 전사함으로써 초박막 전극을 형성해 주었다.
또한, 알려진 바에 의하면, ~1560 cm⁻¹영역의 G 피크와 ~2680 cm⁻¹영역의 2D 피크의 비율(I_G : I_2D)로 합성된 그래핀의 층 수를 알 수 있는데, 본 연구에서 합성된 그래핀은 G 피크와 2D 피크의 비가 약 1:1로 대부분의 영역에서 이층 그래핀(bilayer graphene) 또는 다층 그래 핀이 합성되었음을 확인할 수 있었다. 문헌상으로 보고된 바와 같이 니켈을 기반으로 하는 그래핀은 구리 포일(foil) 기판상에 합성된 그래핀과는 달리 다층의 그래핀이 형성되는 것으로 보고되고 있으며,²³⁾ 본 연구에서는 금속 증착에 의한 그래핀 합성 및 전사 공정기술을 개발하고자 하였다. Fig.
본 연구에서는 나노임프린트 리소그래피 공정을 통해 그래핀 나노리본을 제작하여 최종적으로 그래핀 나노리본을 채널 활성 물질로 사용한 그래핀 나노리본 트랜지스터 소자를 구현하는 실험을 실시하여 그 성능을 확인하였고, 또한 다층으로 형성된 그래핀 필름을 고분자 유연 기판상에 형성된 박막 실리콘 트랜지스터 소자의 전극으로 활용하기 위해 직접전사기술을 통한 NMOS-FET 소자를 제작함으로써 우수한 전기 전도도와 유연성을 갖는 그래핀의 플렉시블 전자소자(flexible electronics)로의 적용 가능성을 확인하였다.

가설 설정

(a) Schematic illustration of the transfer printing method; 1) PDMS elastomer stamp which seize NMOS channel arrays is placed on PI film. 2) After transfer printing, the PDMS stamp is detached from PI film very carefully. 3) After dielectric layer deposition, selective etching provides electrode contact region and transfer-printed graphene electrodes.

제안 방법

(c)에서 보여지는 그래프는 제작된 소자의 일정한 소스-드레인 전압(Vds = 50 mV) 하에서의 트랜지스터 특성을 나타내며 게이트 특성 확인을 위해 구동 전압은 −3 V에서 5 V까지 변화시켜 측정하였다.
본 연구에서 사용된 그래핀을 합성하기 위해, 먼저 산화실리콘 기판상에 니켈(Ni) 촉매층을 전자빔증착(e-beam evaporation, Temescal BJD1800)을 통해서 300 nm 두께로 형성시킨다. 화학기상증착법(chemical vapor deposition, CVD)을 통해서 니켈층 표면상에 그래핀을 형성시키게 되는데, 증착반응이 일어나기 이전에 약 950 °C의 온도 조건 하에서 Ar (900 sccm) 과 H₂ (700 sccm) 혼합 가스를 반응기 내로 30분 동안 흘려주어 니켈 촉매층의 열적 어닐링(thermal annealing)을 유도한다.
본 연구에서는 PDMS 탄성체 몰드를 이용한 나노 임프린트 리소그래피 공정을 통해 그래핀 기판상에 SU-8 고분자 나노 패턴을 유도하고 건식 식각 공정을 통해 그래핀 나노리본을 형성한 후, 이를 채널 활성 물질로 사용한 그래핀 나노리본 트랜지스터를 구현하였다. 또한 전사 기법을 통하여 그래핀을 전극 물질로 활용한 NMOS-TFT 소자를 유연 기판 위에서 구현하였으며, 이후 소자의 전기적 특성을 측정함으로써 그래핀의 트랜지스터 기능 및 이종접합을 통한 유연 전극으로의 적용 가능성을 확인하였다.
본 연구에서는 화학기상증착(chemical vapor deposition, CVD) 방식을 통해 합성한 그래핀을 각각 채널 물질 또는 전극 물질로서 적용한 두 종류의 트랜지스터 소자를 제작하였다. Fig.
비교실험을 하기 위한 방편으로, 본 연구에서 나노임 프린트공정을 통해 제작된 그래핀 나노리본 트랜지스터 소자를 제작하기 이전에 성능 비교를 위하여 전형적인 포토리소그래피를 통해 제작된 마이크로 수준의 선폭을 가지는 그래핀을 활성 채널 물질로 사용한 소자를 제작하여 그 성능을 확인했으며, Fig. 3(a,b)와 Fig. 3(c,d)는각각 4 μm, 2 μm 의 선폭을 가지는 그래핀 활성 채널 소자에 대한 일정한 소스-드레인 전압(Vds = 50 mV)하에서 트랜스퍼 특성(transfer characterization) 그래프, 일정한 게이트 전압(Vg = −70 V)의 변위 내에서의 IV 커브 그래프를 보여주고 있다(Fig.
, HfO₂) 증착이 이루어지고 이후 전극 형태로 패터닝 된 그래핀을 상기의 전사 인쇄 공정과 동일한 방식으로 전사하여 소스, 드레인, 탑 게이트(top-gate) 전극을 형성함으로써 최종적으로 그래핀을 전극으로 한 유연 NMOS TFT 소자가 완성된다. 상기 완성된 소자 두 종류의 소자들은 반도체 측정기(Semiconductor analyzer, Agilent 4156A)를 통해 소자의 전기적 특성을 평가하였다.
²⁸⁾ 전통적인 전극으로 현재까지는 금속전극이 사용되어져 왔으나, 본 연구에서는 기계적 강도가 우수한 그래핀을 유연 전극을 사용함으로써 플렉시블 포멧의 소자 적용을 위한 기초 기술을 제공하고자 하며, 실리콘과 그래핀의 우수한 전기적 접합특성을 확인하였다. 식각 공정에 의해 제공된 실리콘/산화실리콘 기판 및 PDMS 스탬프를 이용한 전사 공정을 통해, 폴리이미드필름 기판상 전사된 n형 실리콘 마이크로 필름 표면에 마이크로 전극 형태로 패터닝 된 그래핀을 직접 전사함으로써 초박막 전극을 형성해 주었다.²⁹⁾ Fig.

대상 데이터

Fig. 2(e)는 라만 분광기(Raman spectroscopy)를 통한분석 결과를 나타내고 측정을 위하여 532 nm 파장의 레이저 광원을 사용하였다. 특히 ~1380 cm⁻¹영역에 존재하는 D 피크(peak)는 합성된 그래핀의 구조상의 결함이나 잔여물에 대한 것으로 측정 결과에서 상대적으로 작은크기의 D 피크를 통해 합성된 그래핀이 결함이나 잔여물이 없이 비교적 균일하게 합성되었음을 알 수 있었다.
밀리미터 크기를 갖는 대면적의 크기로 제작된 단일소자 트랜지스터 어레이는 Fig. 4(a,b)에서 보이는 바와 같이 전극 선폭은 약 85.6 μm, 채널 길이는 8.8 μm로 단일 소자에 약 200 nm 선폭의 그래핀 나노리본이 약 200개 가량 연결된 다채널(multi-channel) 구조를 형성하였다.
1은 그래핀을 활 물질로 사용한 그래핀 나노리본트랜지스터 소자 공정에 대한 모식도를 나타내고 있으며, 자세한 내용은 다음과 같다. 탄성체(polydimethyl-siloxane, PDMS) 몰드를 이용하여 준비된 그래핀/SiO₂/Si 기판에 SU-8 패턴층을 형성시키기 되는데, 이를 위해먼저 사이클로펜타논(cyclopentanone)을 용매로 이용하여 8 wt%의 SU-8 고분자 용액을 제조한다. 준비된 SU-8 고분자 용액을 그래핀/SiO₂ /Si 기판에 균일하게 도포하고 2000 rpm의 회전속도로 30초간 스핀 코팅 과정을 진행한다.

성능/효과

이로써 그래핀 전극 접촉기술 기반 실리콘 트랜지스터는 Fig. 5(f)에 정리된 바와 같이, n타입 고성능 트랜지스터로서 정상 작동 됨을 확인할 수 있었고, 이종접합 헤테로정션 구현이 가능한 실리콘/그래핀 기판 유연 소자를 구현 가능성을 확인하였다.
0 TPa의 영 계수와¹⁸⁾ 더불어 물리적, 화학적 안정성을 가지며 원자 한층 수준의 두께로 인해 가시광 흡수량이 매우 적어 가시광 영역의 광 투과율이 약 98 %라는 뛰어난 특성을 띄고 있다.¹⁹⁾ 특히, 그래핀의 높은 전자이동 도에 의한 뛰어난 전기 전도도는 대표적인 전극 물질인 구리의 100배에 달하며, 기존 반도체 공정에서 쓰이는 단결정 실리콘보다 100배 이상 전자를 빠르게 이동시킬 수 있다는 점에서 그래핀은 기존 실리콘 기반 반도체 소자에서 실리콘을 대체할 활성 물질 또는 기존 금속 전극을 대체할 전극 물질로 응용이 가능하며, 더 나아가 유연 투명 전자 소자(flexible, transparent electronic device) 분야의 활용으로 그 놀라운 가능성을 보여준바 있다. 위에서 열거한 뛰어난 장점에도 불구하고 그래핀은 밴드갭(band gap)이 없는 독특한 밴드구조에 의해 반도체 소자로 직접 적용이 용이하지 않았지만, 2007년 전자빔 리소그래피(electron-beam lithography)를 이용한 나노 패터닝을 통해 그래핀의 선폭을 줄여 그래핀 나노 리본 구조가 되었을 때 밴드갭이 형성 및 제어되는 현상이 관측되었고,²⁰⁾ 이후 수많은 연구 그룹에서 다양한 나노패터닝 공정을 통한 그래핀 밴드갭 제어(band gap engineering)에 관한 연구가 시행되고 있다.
2(f,g)는 각각 나노임프린트 리소그래피 공정 후에 그래핀 기판상 형성된 SU-8 고분자 패턴에 대한 SEM 이미지와 산소 플라즈마를 이용한 식각 및 임프린트된 레지스트 패턴 제거 후에 대한 AFM 이미지를 나타낸다. PDMS 탄성체 몰드의 나노패턴 형상을 따라 나노임프린트 공정기술 제조된 SU-8 고분자 패턴이 그래핀 기판상으로 매우 균일하게 대면적으로 형성되었음을 알 수 있으며, Fig. 2(g)에서 식각 및 고분자 제거를 통해 제작된 그래핀 나노리본(graphene Nanoribbons, GNRs)이 약 200 nm의 선폭으로 형성되었음을 확인할 수 있었다. 또한 이 관측결과로 알 수 있는 점은 초기에 측정된 그래핀의 AFM 이미지(Fig.
5(c)에서 보여지는 그래프는 제작된 소자의 일정한 소스-드레인 전압(Vds = 50 mV) 하에서의 트랜지스터 특성을 나타내며 게이트 특성 확인을 위해 구동 전압은 −3 V에서 5 V까지 변화시켜 측정하였다. 높은 유전특성을 갖는 하프늄산화물의 적용으로 저전압에서의 구동이 가능한 트랜지스터 성능을 보여주고 있으며, 전형적인 실리콘 소자 특성인 ~10³의 점멸 비를 나타내었다. Fig.
또한 소자의 안정성을 확인할 수 있는 게이트-소스 간의 누설전류 측정에서는 약 10−11 A로 누설 전류가 매우 미비함을 확인할 수 있었다(Fig.
본 연구에서는 PDMS 탄성체 몰드를 이용한 나노 임프린트 리소그래피 공정을 통해 그래핀 기판상에 SU-8 고분자 나노 패턴을 유도하고 건식 식각 공정을 통해 그래핀 나노리본을 형성한 후, 이를 채널 활성 물질로 사용한 그래핀 나노리본 트랜지스터를 구현하였다. 또한 전사 기법을 통하여 그래핀을 전극 물질로 활용한 NMOS-TFT 소자를 유연 기판 위에서 구현하였으며, 이후 소자의 전기적 특성을 측정함으로써 그래핀의 트랜지스터 기능 및 이종접합을 통한 유연 전극으로의 적용 가능성을 확인하였다. 나노 임프린트 리소그래피와 같은 새로운 나노패터닝 기술은 기존의 반도체 공정의 물리적 한계를 뛰어 넘을 수 있는 잠재력을 지녔으며, 이와 더불어 그래핀과 같은 새로운 나노소재의 뛰어난 물리적 특성을 접목함으로써 현재 개발 중인 반도체 공정연구와 연동된 최적화 연구가 지속적으로 진행된다면, 앞으로의 차세대 반도체 산업을 바꿀 수 있는 새로운 패러다임을 창출할 것으로 기대된다.
또한, 알려진 바에 의하면, ~1560 cm−1영역의 G 피크와 ~2680 cm−1영역의 2D 피크의 비율(IG : I2D)로 합성된 그래핀의 층 수를 알 수 있는데, 본 연구에서 합성된 그래핀은 G 피크와 2D 피크의 비가 약 1:1로 대부분의 영역에서 이층 그래핀(bilayer graphene) 또는 다층 그래 핀이 합성되었음을 확인할 수 있었다.
특히 ~1380 cm−1영역에 존재하는 D 피크(peak)는 합성된 그래핀의 구조상의 결함이나 잔여물에 대한 것으로 측정 결과에서 상대적으로 작은크기의 D 피크를 통해 합성된 그래핀이 결함이나 잔여물이 없이 비교적 균일하게 합성되었음을 알 수 있었다.

후속연구

3의 그래핀 마이크로 크기를 갖는 리본을 이용한 소자의 결과와 비교하여 점멸비가 약 2배 증가하고, 온-전류값은 약 100배 감소했음을 알 수 있으며, 이는 그래핀이 나노 수준의 선폭을 가지게 되었을 때 발생하는 양자 구속 효과의 결과로 미세한 밴드갭이 생성되었음을 뒷받침 한다.²⁷⁾ 결론적으로 나노임프린트 리소그래피 공정을 통하여 p형을 갖는 그래핀 나노리본 트랜지스터를 성공적으로 제조하였으며, 향후 본 연구결과를 토대로 100 nm급 그래핀 나노리본의 미세 선폭 제어 공정기술 개발 및 고분자 잔류층 감소에 의한 고품질의 그래핀 나노리본 제조를 위한 반응성이 적은 고분자 레지스트의 응용 개발이 필요할 것으로 예상된다.
또한 전사 기법을 통하여 그래핀을 전극 물질로 활용한 NMOS-TFT 소자를 유연 기판 위에서 구현하였으며, 이후 소자의 전기적 특성을 측정함으로써 그래핀의 트랜지스터 기능 및 이종접합을 통한 유연 전극으로의 적용 가능성을 확인하였다. 나노 임프린트 리소그래피와 같은 새로운 나노패터닝 기술은 기존의 반도체 공정의 물리적 한계를 뛰어 넘을 수 있는 잠재력을 지녔으며, 이와 더불어 그래핀과 같은 새로운 나노소재의 뛰어난 물리적 특성을 접목함으로써 현재 개발 중인 반도체 공정연구와 연동된 최적화 연구가 지속적으로 진행된다면, 앞으로의 차세대 반도체 산업을 바꿀 수 있는 새로운 패러다임을 창출할 것으로 기대된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	나노임프린트 공정은 어떤 기술인가?	특히 2003년 ITRS(International Technology Roadmap for Semiconductors)에서 선폭 32 nm 이하의 패턴을 구현할 수 있는 신기술로서 나노임프린트 리소그래피(nanoimprint lithography, NIL)가 소개 되었다.1) 나노임프린트 공정은 1995년 미국 프린스턴대학 Chou 박사의 연구에서 최초로 소개되었으며 최대 10 nm 이하의 극 미세 선폭의 패턴을 구현할 수 있는 기술이다.2-4) 일반적인 나노임프린트는 기판상에 도포된 레지스트(resist) 고분자 박막에 나노구조를 갖는 몰드(mold)를 올려준 후 일정한 압력을 가해 몰드의 패턴을 레지스트에 복제, 잔류층 (residual layer) 제거를 위한 방향성 식각 등의 후속 공정을 포함한 나노 패턴을 형성할 수 있는 미세 패터닝 기법이다.
	그래핀의 전기 전도도는 구리와 실리콘과 비교하면 어떠한가?	0 TPa의 영 계수와18) 더불어 물리적, 화학적 안정성을 가지며 원자 한층 수준의 두께로 인해 가시광 흡수량이 매우 적어 가시광 영역의 광 투과율이 약 98 %라는 뛰어난 특성을 띄고 있다. 19) 특히, 그래핀의 높은 전자이동 도에 의한 뛰어난 전기 전도도는 대표적인 전극 물질인 구리의 100배에 달하며, 기존 반도체 공정에서 쓰이는 단결정 실리콘보다 100배 이상 전자를 빠르게 이동시킬 수있다는 점에서 그래핀은 기존 실리콘 기반 반도체 소자 에서 실리콘을 대체할 활성 물질 또는 기존 금속 전극을 대체할 전극 물질로 응용이 가능하며, 더 나아가 유연 투명 전자 소자(flexible, transparent electronic device) 분야의 활용으로 그 놀라운 가능성을 보여준바 있다. 위에서 열거한 뛰어난 장점에도 불구하고 그래핀은 밴드갭(band gap)이 없는 독특한 밴드구조에 의해 반도체 소자로 직접 적용이 용이하지 않았지만, 2007년 전자빔 리소그래피(electron-beam lithography)를 이용한 나노 패터 닝을 통해 그래핀의 선폭을 줄여 그래핀 나노 리본 구조가 되었을 때 밴드갭이 형성 및 제어되는 현상이 관측되었고,20) 이후 수많은 연구 그룹에서 다양한 나노패터닝 공정을 통한 그래핀 밴드갭 제어(band gap engineering) 에 관한 연구가 시행되고 있다.
	미세 패터닝 기법의 장점은 무엇인가?	2-4) 일반적인 나노임프린트는 기판상에 도포된 레지스트(resist) 고분자 박막에 나노구조를 갖는 몰드(mold)를 올려준 후 일정한 압력을 가해 몰드의 패턴을 레지스트에 복제, 잔류층 (residual layer) 제거를 위한 방향성 식각 등의 후속 공정을 포함한 나노 패턴을 형성할 수 있는 미세 패터닝 기법이다. 이는 기존의 광 기반 포토리소그래피와 달리 용액 공정 기반의 단순한 공정이며, 공정을 위한 구성 장비 역시 기존의 공정 장비보다 훨씬 저렴하다는 장점이 있다. 이러한 나노임프린트 리소그래피는 현재 차세대 리소그래피 공정으로 각광받고 있으며, 전 세계의 다양한 연구 그룹에서 선행 연구가 진행되고 매우 다채로운 결과들이 현재 보고되고 있다.

참고문헌 (29)

ITRS, "International technology roadmap for semiconductors, LITHOGRAPHY" (2003).
N. H. E. Weste and K. Eshraghian, Principles of CMOS Design, 144, Addison Wesley (1993).
S. Y. Chou, P. R. Krauss and P. J. Renstrom, Appl. Phys. Lett., 67, 3114 (1995).

상세보기
S. Y. Chou, P. R. Krauss and P. J. Renstrom, J. Vac. Sci. Technol. B, 14, 4129 (1996).

상세보기
M. Colburn, S. Johnson, M. Stewart, S. Damle, T. Bailey, B. Choi, M. Wedlake, T. Michaelson, S. V. Sreenvasan, J. Ekertdt and C. G. Willson, Proc. SPIE-Int. Soc. Opt. Eng., 3679, 379 (1999).
S. Y. Chou, P. R. Krauss and P. J. Renstrom, J. Vac. Sci. Technol. B, 14, 4129, (1996).

상세보기
M. D. Stewart, S. C. Johnson, S. V. Sreenivasan, D. J. Resnick and D. J. Willson, J. Microlith. Microfab. Microsyst., 4, 011002 (2005).
S. Y. Chou, P. R. Krauss and P. J. Renstrom, Appl. Phys. Lett., 67, 3114 (1995).

상세보기
W. Zhang and S. Y. Chou, Appl. Phys. Lett., 83, 1632 (2003).

상세보기
S. Y. Chou, P. R. Krauss and P. J. Renstrom, Science, 272, 85 (1996).

상세보기
K. S. Novoselov, A. K. Geim, S. V. Morozov, D. Jiang, Y. Zhang, S. V. Dubonos, I. V. Grigorieva and A. A. Firsov, Science, 306, 666 (2004).

상세보기
A. K. Geim, K. S. Novoselov, Nature Mater., 6, 183 (2007).

상세보기
K. S. Novoselov, A. K. Geim, S. V. Morozov, D. Jiang, M. I. Katsnelson, I. V. Grigorieva, S. V. Dubonos and A. A. Firsov, Nature, 438, 197 (2005).

상세보기
Y. Zhang, Y. W. Tan, H. L. Stormer and P. Kim, Nature, 438, 201 (2005).

상세보기
K. I. Bolotin, K. J. Sikes, Z. Jiang, M. Klima, G. Fudenberg, J. Hone, P. Kim and H. L. Stormer, Solid State Commun., 146, 351 (2008).

상세보기
S. V. Morozov, K. S. Novoselov, M. I. Katsnelson, F. Schedin, D. C. Elias, J. A. Jaszczak and A. K. Geim, Phys. Rev. Lett., 100, 016602 (2008).

상세보기
A. A. Balandin, S. Ghosh, W. Bao, I. Calizo, D. Teweldebrhan, F. Miao and C. N. Lau, Nano Lett., 8, 902 (2008).

상세보기
C. Lee, X. Wei, J. W. Kysar and J. Hone, Science, 321, 385 (2008).

상세보기
R. R. Nair, P. Blake, A. N. Grigorenko, K. S. Novoselov, T. J. Booth, T. Stauber, N. M. R. Peres and A. K. Geim, Science, 320, 1308 (2008).

상세보기
M. Y. Han, B. Ozyilmaz, Y. B. Zhang and P. Kim, Phys. Rev. Lett., 98, 206805 (2007).

상세보기
X. Wang, Y. Ouyang, X. Li, H. Wang, J. Guo and H. Dai, Phys. Rev. Lett., 100, 20 (2008).
L. Jiao, L. Zhang, L. Ding, J. Liu and H. Dai, Nano Res., 3, 6 (2010).
X. Li, X. Wang, L. Zhang, S. W. Lee and H. Dai, Science, 319, 5867 (2008).
S. H. Kang, W. S. Hwang, Z. Lin, S.-H. Kwon and S. W. Hong, Nano Lett., 15, 7913 (2015).

상세보기
K. S. Kim, Y. Zhao, H. Jang, S. Y. Lee, J. M. Kim, K. S. Kim, J.-H. Ahn, P. Kim, J.-Y. Choi and B. H. Hong, Nature, 457, 706. (2009).

상세보기
A. Reina, X. Jia, J. Ho, D. Nezich, H. Son, V. Bulovic, M. S. Dresselhaus and J. Kong, Nano Lett., 9, 30 (2009).

상세보기
Han, M. Y., B. Ozyilmaz, Y. Zhang and P. Kim, Phys. Rev. Lett., 98, 206805 (2007).

상세보기
H.-S. Kim, S. M. Won, Y.-G. Ha, J.-H. Ahn, A. Facchetti, T. J. Marks and J. A. Rogers, Appl. Phys. Lett., 95, 183504 (2009).

상세보기
S. W. Hong, F. Du, W. Lan, S. Kim, H.-S. Kim and J. A. Rogers, Adv. Mater., 23, 3821 (2011).

상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format