선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- 본 연산 회로는 4개의 16비트×16비트 부호/무부호 곱셈기의 결과를 적절하게 병합하여 다양한 크기의 다수 개의 MAC을 구현한다.
- 두 번째 방안은 작은 크기의 다수 개의 곱셈을 병렬로 생성한 후, 중간 결과를 가중치(weight)에 따라 스케일링(scaling)하고 부호 확장하여 더해 원하는 결과를 얻는 병렬 곱셈-병합(parallel multiply and scaled merge) 방식이다. 그림 3은 16-비트 곱셈기를 병렬로 생성한 후 중간 결과를 적절한 비트 수 만큼 스케일링하여 2개의 16-비트 곱셈 혹은 1개의 32-비트 곱셈을 구현하는 동작을 나타낸다.
- 첫째, 멀티미디어 신호 처리 분야에서 핵심 연산인MAC과 곱셈 연산을 다양한 크기의 데이터에 대해 고속으로 처리한다. 입력값으로 0 또는 1을 사용하여 덧셈 기능도 일부 지원한다.
- 단, 곱셈의 경우 결과 출력 부호(MUL_sign)를 입력데이터의 부호와 곱셈 연산 종류로 바로 결정할 수 있으므로, 캐리 보존 형식 출력의 부호 비트(최대 결과 범위보다 1-비트 상위 비트, 즉, 무부호 16-비트 곱셈의 기준 33-번째 비트), CV[n-1], SV[n-1]과 출력 부호(MUL_sign) 값을 사용하여, 캐리 보존 형식 곱셈 결과에 대한 부호 확장 비트를 생성하는 방안을 제시한다.
- 본 연산 회로는 38가지의 다양한 연산을 지원하므로 16-비트 곱셈 결과를 적절히 마스킹하고 가중치로 스케일링 처리를 하여, 다수개의 중간 곱셈 결과를 더하거나 빼게 되는데, 이때 캐리 보존 형식의 데이터에 대해 2의 보수 처리와 부호 확장을 통한 통합이 필요하다. 본 연구에서는 참고문헌[10]에서 제안된 방식을 변형해서다수 개의 캐리 보존된 곱셈 결과를 부호 확장하여 더하는데 적용하였다. A4가 부호 비트인 경우 식(2)이 성립한다는 원리에 기반을 두고 있다.
- 설계한 연산 회로는 38가지 연산을 지원하고 높은 동작 속도를 위해 3단 파이프라인 구조로 구성된다. 그림 9는 전체 연산 회로의 구조를 나타낸다.
- 설계한 연산 회로에 대한 검증을 단순화하기 위해 두 가지 방식으로 Verilog-2001 HDL로 모델링하였다. 논리 합성을 위해 기능 수준으로 모델링함과 동시에 38개의 연산에 대해 곱셈 연산자(*), 덧셈 연산자(+)와 시프트 연산자(<<,<<<) 등을 조합하여 동작 수준의 시뮬레이션 모델을 별도로 작성하여, 검증 과정에 두 개의 결과가 일치하는 지 쉽게 판단할 수 있도록 하였다.
- 설계한 연산 회로는 45nm CMOS 표준 셀 공정에서 Synopsys 합성 툴로 합성한 결과 약 300 MHz 동작 주파수와 약37,000 게이트를 가지고 있음을 확인하였다. 그리고 연산 회로는 캐리 보존 데이터에 대한 효율적인 부호 확장 비트 생성과 여러 개의 캐리 보존 곱셈 결과에 대한 덧셈 과정에 교정 상수를 통한 효율적인 부호 확장 제거 방안을 사용하여 면적을 최소화하고 동작 속도를 개선하였다. 또한 오버플로와 언더플로에 의한 예외처리 문제를 배제하기 위해 포화 연산을 지원하며, 정밀도 향상을 위해 반올림 연산 기능을 지원한다.
- 설계한 연산 회로는 다양한 크기의 정수 및 복소수 MAC 연산, 8개의 8-비트 데이터의 뺄셈의 절대치에 대한 누적합을 구하는 SAD 명령 등 멀티미디어 분야에 특화된 38개의 연산을 지원한다. 그리고 성능 향상을 위해 가변 크기 데이터 MAC 동작을 3가지 관점에서 기존 방식을 개선하였다. 첫째 가변 데이터 크기를 지원하기 위해 4개의 범용 16-b ×16-b 곱셈기를 사용한 캐리 보존 형식의 중간 결과를 갖는 병렬 곱셈-병합 방식을 사용하였다.
- 첫째 가변 데이터 크기를 지원하기 위해 4개의 범용 16-b ×16-b 곱셈기를 사용한 캐리 보존 형식의 중간 결과를 갖는 병렬 곱셈-병합 방식을 사용하였다. 둘째로 캐리 보존 형식의 곱셈 결과에 대해 효율적인 1-비트의 쌍으로 구성된 부호 확장 비트 생성 방안을 제시하였다. 셋째, 다수 개의 캐리 보존형식의 곱셈 결과를 스케일링한 후 병합하는 연산 과정에 교정 상수를 통한 부호 확장 제거 방안을 제안하였다.
- 둘째로 캐리 보존 형식의 곱셈 결과에 대해 효율적인 1-비트의 쌍으로 구성된 부호 확장 비트 생성 방안을 제시하였다. 셋째, 다수 개의 캐리 보존형식의 곱셈 결과를 스케일링한 후 병합하는 연산 과정에 교정 상수를 통한 부호 확장 제거 방안을 제안하였다. 그리고 디지털 신호 처리에서 요구되는 포화 연산과 반올림 기능을 지원하고 있다.
대상 데이터
- 설계한 연산 회로는 다양한 크기의 정수 및 복소수 MAC 연산, 8개의 8-비트 데이터의 뺄셈의 절대치에 대한 누적합을 구하는 SAD 명령 등 멀티미디어 분야에 특화된 38개의 연산을 지원한다. 그리고 성능 향상을 위해 가변 크기 데이터 MAC 동작을 3가지 관점에서 기존 방식을 개선하였다.
이론/모형
- 첫째 가변 데이터 크기를 지원하기 위해 4개의 범용 16-b ×16-b 곱셈기를 사용한 캐리 보존 형식의 중간 결과를 갖는 병렬 곱셈-병합 방식을 사용하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.