동적 주파수 분할기의 변조신호 전송 조건을 위한 입출력 전달 특성 분석과 설계에 대한 연구 Analysis of Input/Output Transfer Characteristic to Transmit Modulated Signals through a Dynamic Frequency Divider원문보기
본 논문은 주파수 분할기를 통한 변조신호 전달시스템의 구현에 있어, 동적 주파수분할기의 출력 유지 조건 및 동작 주파수의 관계식을 활용하여 반송주파수가 분할된 변조신호의 전달함수를 도출하였다. 이러한 분석으로부터, 동적 주파수 분할기의 전달함수는 크기 신호에 대하여 곱셈기의 이득과 입력 전압의 일차 선형 함수로 결정되며, 위상은 입력위상에 대역필터의 군지연이 합산되는 관계로 파악되었다. 이에 따라 1,400 MHz 대역에서 동작하는 동적 주파수 분할기를 설계하였으며, 이를 통해 700 MHz 대역으로의 변조신호 전달 가능성을 확인하기 위한 모의실험을 수행하였다. 설계된 회로는 0.9~3.2 GHz에서 동작하며, 2.3 GHz의 대역폭을 가지고 입력 주파수 1.4 GHz에서 -14.5 dBm의 입력 전력으로 동작하도록 설계되었다. 바이어스 전압 $V_{DD}=2.5V$에서 입력 파형 $V_{PP}=136mV$일 때 20 mW의 전력을 소모하며, 변조지수 0.9인 진폭변조신호를 1.4 GHz에서 700 MHz로 성공적으로 전송하는 것을 확인하였다.
본 논문은 주파수 분할기를 통한 변조신호 전달시스템의 구현에 있어, 동적 주파수분할기의 출력 유지 조건 및 동작 주파수의 관계식을 활용하여 반송주파수가 분할된 변조신호의 전달함수를 도출하였다. 이러한 분석으로부터, 동적 주파수 분할기의 전달함수는 크기 신호에 대하여 곱셈기의 이득과 입력 전압의 일차 선형 함수로 결정되며, 위상은 입력위상에 대역필터의 군지연이 합산되는 관계로 파악되었다. 이에 따라 1,400 MHz 대역에서 동작하는 동적 주파수 분할기를 설계하였으며, 이를 통해 700 MHz 대역으로의 변조신호 전달 가능성을 확인하기 위한 모의실험을 수행하였다. 설계된 회로는 0.9~3.2 GHz에서 동작하며, 2.3 GHz의 대역폭을 가지고 입력 주파수 1.4 GHz에서 -14.5 dBm의 입력 전력으로 동작하도록 설계되었다. 바이어스 전압 $V_{DD}=2.5V$에서 입력 파형 $V_{PP}=136mV$일 때 20 mW의 전력을 소모하며, 변조지수 0.9인 진폭변조신호를 1.4 GHz에서 700 MHz로 성공적으로 전송하는 것을 확인하였다.
In order to transmit baseband signals through frequency dividing devices, we studied the transfer function of the device in the term of the baseband signal distortion. From the analysis, it is shown that the magnitude of the envelope signal is related to the mixer gain and the insertion loss of the ...
In order to transmit baseband signals through frequency dividing devices, we studied the transfer function of the device in the term of the baseband signal distortion. From the analysis, it is shown that the magnitude of the envelope signal is related to the mixer gain and the insertion loss of the low pass filter whilst the phase is the additional function with the 1/2 of the phase delay. For the purpose of the verification of the study, we designed a dynamic frequency divider at 1,400 MHz. The operating frequency range of the device is closely related to the conversion gain of mixers and the amplitude of input signal, and becomes wide as the conversion gain of mixers increases. The designed frequency divider operates between 0.9 GHz and 3.2 GHz, for -14.5 dBm input power. The circuit shows 20 mW power dissipation at $V_{DD}=2.5V$, and the simulation result shows that an amplitude modulated signal at 1,400 MHz with the modulation index of 0.9 was successfully downconverted to 700 MHz.
In order to transmit baseband signals through frequency dividing devices, we studied the transfer function of the device in the term of the baseband signal distortion. From the analysis, it is shown that the magnitude of the envelope signal is related to the mixer gain and the insertion loss of the low pass filter whilst the phase is the additional function with the 1/2 of the phase delay. For the purpose of the verification of the study, we designed a dynamic frequency divider at 1,400 MHz. The operating frequency range of the device is closely related to the conversion gain of mixers and the amplitude of input signal, and becomes wide as the conversion gain of mixers increases. The designed frequency divider operates between 0.9 GHz and 3.2 GHz, for -14.5 dBm input power. The circuit shows 20 mW power dissipation at $V_{DD}=2.5V$, and the simulation result shows that an amplitude modulated signal at 1,400 MHz with the modulation index of 0.9 was successfully downconverted to 700 MHz.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
제안 방법
기생 커패시턴스 분석을 위해 본 논문에서는 각각의 기생성분에 대하여 단일 소자의 각 노드에 회로와 같은 조건의 bias를 인가시켜 커패시턴스 측정을 통해 유추하였다. 이러한 측정 결과로 M4-M7의 출력 기생 커패시턴스는 약 1.
본 논문에서는 동적 주파수 분할기의 변조신호 전달 시스템의 구현에 필수적인 반송파 신호의 출력 유지 조건과 입력 신호와 출력의 위상특성에 대한 내용을 고찰하였고, 이를 바탕으로 0.35 μm CMOS 모델을 이용하여 LC 병렬 공진 필터를 사용한 1.4 GHz 대역에서의 주파수 분할기를 설계하였다.
이에 따라, 본 논문에서는 주파수 분할기를 통한 변조 신호 전달시스템의 구현을 위하여 그 사전 분석의 일환으로, 동적 주파수분할기를 통하여 변조신호가 전달되는 함수관계를 기저대역 신호를 기준으로 도출하였다. 아울러 능동 방식 CMOS 주파수 분할기를 설계하였으며, 시뮬레이션을 통해 기저대역 신호를 전송하기 위한 모의실험을 수행하였다.
앞 절에서의 주파수 분할기 동작을 검증하기 위하여 1.4 GHz 입력 주파수에 대해 700 MHz 출력을 내는 1/2 주파수 분할기를 0.35 μm CMOS 모델을 이용하여 설계하였다[6],[7].
이러한 주파수 분할기에 대하여 진폭변조 신호를 적용한 모의실험을 수행하였다. 해당 신호는 변조지수 0.
기생 커패시턴스 분석을 위해 본 논문에서는 각각의 기생성분에 대하여 단일 소자의 각 노드에 회로와 같은 조건의 bias를 인가시켜 커패시턴스 측정을 통해 유추하였다. 이러한 측정 결과로 M4-M7의 출력 기생 커패시턴스는 약 1.3 pF, M8-M9의 입력 기생 커패시턴스는 0.6 pF으로 측정되어 총 커패시턴스는 1.9 pF로서, 공진 주파수 700 MHz를 만족하기 위해 27 nH의 인덕터를 사용하여 설계하였다. 하지만, 27 nH의 인덕터는 layout에서 상당히 큰 공간을 차지하므로 M4-M6, M5-M7의 드레인 노드에 3.
이에 따라, 본 논문에서는 주파수 분할기를 통한 변조 신호 전달시스템의 구현을 위하여 그 사전 분석의 일환으로, 동적 주파수분할기를 통하여 변조신호가 전달되는 함수관계를 기저대역 신호를 기준으로 도출하였다. 아울러 능동 방식 CMOS 주파수 분할기를 설계하였으며, 시뮬레이션을 통해 기저대역 신호를 전송하기 위한 모의실험을 수행하였다.
9 pF로서, 공진 주파수 700 MHz를 만족하기 위해 27 nH의 인덕터를 사용하여 설계하였다. 하지만, 27 nH의 인덕터는 layout에서 상당히 큰 공간을 차지하므로 M4-M6, M5-M7의 드레인 노드에 3.5 pF의 커패시터를 추가해 인덕턴스 값을 9.5 nH로 낮추어 설계하였다. 그림 3은 설계한 회로의 레이아웃으로 칩의 크기는 패드를 포함해 830 μm × 800 μm이다.
대상 데이터
동적 주파수 분할기의 회로도는 그림 2에 나타내었으며, 트랜지스터 M1, M2-M3, M4-M7, M8-M9, M10-M11, M12-M15의 게이트 폭은 각각 800 μm, 700 μm, 600 μm, 400 μm, 500 μm, 600 μm이다. 설계된 주파수 분할기의 VDD는 2.5 V로, 입력 파형의 VPP=136 mV일 때 전체 전류 Itotal=16.1 mA, 전력 소모는 약 20 mW이다.
성능/효과
1.4 GHz에서 —14.5 dBm의 입력 전력으로 동작하고, 0.9 GHz에서 3.2 GHz까지 1/2 분주하여 회로의 대역폭은 약 2.3 GHz인 것을 확인할 수 있다.
또한, VDD=2.5 V에서 20 mW의 전력을 소모하며, 입력 주파수 1.4 GHz에서 —14.5 dBm의 파워로 동작할 수 있다는 것을 확인할 수 있다.
주파수 분할기의 종류는 크게 3가지로 나뉘는데, 동적 주파수 분할기는 Miller에 의해 처음으로 소개되었으며 그 외에도 injection-locked 주파수 분할기, static 주파수 분할기가 주로 사용되어 활발한 연구가 진행되고 있다. 본 논문에서 설계한 동적 주파수 분할기는 injection-locked 주파수 분할기에 비해 동작 주파수가 넓고 static 주파수 분할기에 비해 전력 소모가 작은 장점을 가지고 있다[4]. 또한, 위상이 생성주파수의 1/n배가 되므로 직접적으로 해당 주파수를 생성하는 방법에 비하여 위상잡음 특성이 개선되는 효과를 얻을 수 있는 장점을 가져, 이와 관련된 많은 회로 설계 기법의 개발에 중요한 의의가 있다.
4 GHz 대역에서의 주파수 분할기를 설계하였다. 설계된 주파수 분할기에 대한 모의 실험 결과 동적 주파수 분할기는 0.9 GHz에서 3.2 GHz까지 입력 신호의 주파수를 1/2 분주하여 약 2.3 GHz의 대역폭을 가지는 것을 확인할 수 있다. 또한, VDD=2.
5 dBm의 파워로 동작할 수 있다는 것을 확인할 수 있다. 이러한 1/2 동적 주파수 분할기를 활용하여 변조신호 전달 가능성을 확인하기 위해 진폭변조 신호를 700 MHz로 전송하는 실험을 진행하였고, 실험 결과로부터 변조지수 0.9를 가지는 2 tone 신호를 인가하였을 때 입력된 포락선의 정보가 손실 없이 출력된다는 것을 확인하였다.
질의응답
핵심어
질문
논문에서 추출한 답변
주파수 분할기의 종류는 무엇이 있는가?
주파수 분할기의 종류는 크게 3가지로 나뉘는데, 동적 주파수 분할기는 Miller에 의해 처음으로 소개되었으며 그 외에도 injection-locked 주파수 분할기, static 주파수 분할기가 주로 사용되어 활발한 연구가 진행되고 있다. 본 논문에서 설계한 동적 주파수 분할기는 injection-locked 주파수 분할기에 비해 동작 주파수가 넓고 static 주파수 분할기에 비해 전력 소모가 작은 장점을 가지고 있다[4].
주파수 분할기를 이용하면 장점은 무엇인가?
최근 들어 고주파 통신장치의 신호 전송 시스템을 효율적으로 구현하기 위하여 다양한 연구가 이루어져 왔으며, 그 일환으로 주파수 변환장치인 믹서를 활용하지 않고, 비선형 소자 등을 활용한 주파수 변환 장치인 주파수 체배기와 분할기가 소개되었다[1]. 대부분의 통신 시스템은 위상 잡음이 작은 주파수원을 필요로 하는데, 주파수 분할기를 사용하면 잡음이 작다는 장점이 있어 고주파 대역의 수신단에서 PLL과 주파수 합성기 등의 용도로 활용되어왔다.
능동 방식 CMOS 주파수 분할기의 장점은 무엇인가?
주파수 분할기의 종류는 크게 3가지로 나뉘는데, 동적 주파수 분할기는 Miller에 의해 처음으로 소개되었으며 그 외에도 injection-locked 주파수 분할기, static 주파수 분할기가 주로 사용되어 활발한 연구가 진행되고 있다. 본 논문에서 설계한 동적 주파수 분할기는 injection-locked 주파수 분할기에 비해 동작 주파수가 넓고 static 주파수 분할기에 비해 전력 소모가 작은 장점을 가지고 있다[4]. 또한, 위상이 생성주파수의 1/n배가 되므로 직접적으로 해당 주파수를 생성하는 방법에 비하여 위상잡음 특성이 개선되는 효과를 얻을 수 있는 장점을 가져, 이와 관련된 많은 회로 설계 기법의 개발에 중요한 의의가 있다.
참고문헌 (10)
Youngcheol Park, "Class-F technique as applied to active frequency multiplier designs", IEEE Transactions on Microwave Theory and Techniques, vol. 57, no. 12, pp. 3212-3218, Dec. 2009.
R. L. Miller, "Fractional-frequency generators utilizing regenerative modulation", Proc. Inst. Radio Eng., vol. 27, pp. 446-457, Jul. 1939.
J. Mullrich, W. Klein, R. Khlifi, and H. M. Rein, "SiGe regenerative frequency divider operating up to 63 GHz", Electronics Letters, 30th, vol. 35, no. 20, pp. 1730-1731, Sep. 1999.
Harsh Joshi, Sanjeev M. Ranjan, and Vijay Nath, "Design of high speed flip-flop based frequency divider for GHz PLL system: theory and design techniques in 250 nm CMOS technology", IJECSE, vol. 1, no. 3, pp. 1220-1226, Aug. 2012.
J. Lee, B. Razavi, "A 40 GHz frequency divider in 0.18 um CMOS technology", IEEE J. Solid-State Circuits, vol. 39, no. 4, pp. 594-601, Apr. 2004.
Sebastien Chartier, Liu Liu, Gerhard Fischer, Srdjan Glisic, Holger Hohnemann, Andreas Trasser, and Hermann Schumacher, "SiGe millimeter-wave dynamic frequency divider with enhanced sensitivity incorporating a trans-impedance stage", European Microwave IC Conference, pp. 84-87, Oct. 2007.
Z. Gu, A. Thiede, "18 GHz low-power CMOS static frequency divider", Electronics Letters, 2nd Ed., vol. 39, no. 20, pp. 1433-134, Oct. 2003.
Y. Park, H. Yoon, "Time- and frequency-domain optimization of sparse multisine coefficients for nonlinear amplifier characterization", J. of Electromagnetic Eng. and Science, vol. 15, no. 1, pp. 53-58, Jan. 2015.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.