$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

3D TCAD Analysis of Hot-Carrier Degradation Mechanisms in 10 nm Node Input/Output Bulk FinFETs 원문보기

Journal of semiconductor technology and science, v.16 no.2, 2016년, pp.191 - 197  

Son, Dokyun (Department of Electrical and Computer Engineering and the Interuniversity Semiconductor Research Center (ISRC), Seoul National University) ,  Jeon, Sangbin (Department of Electrical and Computer Engineering and the Interuniversity Semiconductor Research Center (ISRC), Seoul National University) ,  Kang, Myounggon (Department of Electronics Engineering, Korea National University of Transportation) ,  Shin, Hyungcheol (Department of Electrical and Computer Engineering and the Interuniversity Semiconductor Research Center (ISRC), Seoul National University)

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, we investigated the hotcarrier injection (HCI) mechanism, one of the most important reliability issues, in 10 nm node Input/Output (I/O) bulk FinFET. The FinFET has much intensive HCI damage in Fin-bottom region, while the HCI damage for planar device has relatively uniform behavior. ...

주제어

#Hot carrier injection   #input/output devices   #bulk FinFET  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

제안 방법

  • In order for an in-depth study on HCI mechanism in I/O bulk FinFET, we compared the simulation results of the planar device with the identical specification, such as bias condition, doping profile, W/L, gate oxide thickness and so on.
  • Also, the gate current has very low level so that measuring it may be easily affected by some noise sources. Therefore, we used the 3D technology computer aided design (TCAD) simulation in order to accurately analyze the behavior of HCI and observe the HCI damage region using TCAD visual tool.
본문요약 정보가 도움이 되었나요?

참고문헌 (15)

  1. MARIO G. ANCONA, NELSON S. SAKS, and DANIEL McCARTHY, "Lateral Distribution of Hot-Carrier-Induced Interface Traps in MOSFET's," IEEE Transactions on Electron Devices, vol. 35, No. 12, pp. 2221-2228, Dec. 1988. 

    상세보기 crossref

  2. G. Chen, M. F.Li, and T. Jin, "Electric passivation of interface traps at drain junction space charge region in p-MOS transistors," Microelectronic Reliability, vol. 41, 1427-1431, 2001. 

    상세보기 crossref

  3. D. J. DiMaria and E. Cartier, "Mechanism for Stress- Induced Leakage Currents in Thin Silicon Dioxide Films," Journal of Applied physics, vol. 78, No. 6, pp. 3883-3894, Sep. 1995. 

    상세보기 crossref

  4. N. C. Das and V. Nathan, "Hot-carrier-induced interface trap annealing in silicon field effect transistors," Journal of Applied physics, vol. 74, No. 12, pp. 7596-7599, Sep. 1993. 

    상세보기 crossref

  5. Prasanna Kannan, "Fundamental Blocks of Single Ended LVCMOS Output Buffer- A Circuit Level Design Guideline," IEEE European conference on circuit theory and design, pp. 392-395, Aug. 2007. 

  6. Interface Standard for Nominal 3 V/3.3 V Supply Digital Integrated Circuits, JEDEC Standard JEP122C, Mar, 2006. 

  7. EIJI TAKEDA, HITOSHI KUME, TORU TOYABE, and SHOJIRO ASAI, "Submicrometer MOSFET Structure for Minimizing Hot-Carrier Generation" IEEE Transactions on Electron Devices, Vol. ED-29, No. 4, pp.611-618, Apr., 1982. 

  8. TONG-CHERN ONG, PING-KEUNG KO, AND CHENMING HU, "Hot-Carrier Current Modeling and Device Degradation in Surface-Channel p-MOSFET's" IEEE Transactions on Electron Devices, Vol. 37, No. 7, pp.1658-1666, Jul., 1990. 

    상세보기 crossref

  9. Weichun Luo, Hong Yang, Wenwu Wang, Hao Xu, Shangqing Ren, Bo Tang, Zhaoyun Tang, Jing Xu, Jinang Yan, Chao Zhao, Dapeng Chen and Tianchun Ye, "Channel Hot-Carrier Degradation Characteristics and Trap Activities of High-k/Metal Gate nMOSFETs", IEEE IPFA, pp.666-669, 2013 

  10. Esteve Amat, Thomas Kauerauf, Robin Degraeve, Rosana Rodriguez, Montserrat Nafria, Xavier Aymerich, and Guido Groeseneken, "Gate Voltage Influence on the Channel Hot-Carrier Degradation of High- ${\kappa}$ -Based Device", IEEE Transactions on Device and Materials Reliability, Vol. 11, No. 1, pp.92-97, Mar., 2011. 

    상세보기 crossref

  11. C. Guerin, V.Huard, A.Bravaix, "The Energy-Driven Hot-Carrier Degradation Modes of nMOSFETs", IEEE Transactions on Device and Materials Reliability, vol. 7, no. 2, pp. 225-235, Jun. 2007. 

    상세보기 crossref

  12. K. Hansnat, C -F. Yeap, S. Jallepalli, W.-K. Shin, S. A. Hareland, V. M. Agostinelli, Jr., A. F. Tasch, Jr., and C. M. Maziar, "A Pseudo-Lucky Electron Model for Simulation of Electron Gate Current in Submicron NMOSFET's", IEEE Transactions on Electron Devices, vol. 43, no. 8, pp. 1264-1273, Aug. 1996. 

    상세보기 crossref

  13. Yuan Taur and Tak H.Ning, "Fundamentals of Modern VLSI Devices", second edition, pp. 197-199, 2009. 

  14. Eiji Takeda, Norio Suzuki, and Takaaki Hagiwara, "DEVICE PERFORMANCE DEGRADATION DUE TO HOT-CARRIER INJECTION AT ENERGIES BELOW THE Si- $SiO_2$ Energy barrier", IEEE International Electron Devices Meeting, pp. 396-399, 1983. 

  15. Jin-Woo Han, Jiye Lee, Donggun Park, and Yang- Kyu Choi, "Body Thickness Dependence of Impact Ionization in Multiple-Gate FinFET", IEEE Electron Device Letters, Vol. 28, No. 7, pp. 625-627, Jul. 2007. 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로