[논문]High Resistivity SOI MOS 버랙터를 위한 RF 대신호 모델 연구

홍서영; 이성현

doi:10.5573/ieie.2016.53.9.049

High Resistivity SOI MOS 버랙터를 위한 RF 대신호 모델 연구
A Study on RF Large-Signal Model for High Resistivity SOI MOS Varactor 원문보기

Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.53 no.9 = no.466, 2016년, pp.49 - 53

홍서영 (한국외국어대학교 전자공학과) , 이성현 (한국외국어대학교 전자공학과)

초록
AI-Helper

RF 채널 분포효과를 위한 전압 종속 외부 게이트 커패시턴스가 사용된 High resistivity(HR) silicon-on-insulator(SOI) RF accumulation-mode MOS 버랙터의 대신호 모델이 새롭게 개발되었다. 이 모델의 전압 종속 파라미터들은 정확한 S-파라미터 optimization을 사용하여 추출되었고, 이를 피팅하여 empirical 모델 방정식을 구축하였다. 이러한 새로운 대신호 RF 모델은 넓은 전압영역에서 측정된 Y11-파라미터 데이터와 20 GHz까지 잘 일치함으로써 정확도가 검증되었다.

Abstract ▼ AI-Helper

A new large-signal model including the voltage-dependent extrinsic gate capacitance for RF channel distribution effect is developed for a high resistivity(HR) silicon-on-insulator(SOI) RF accumulation-mode MOS varactor. The data of voltage-dependent parameters are extracted by using accurate S-parameter optimization, and empirical model equations are constructed by data fitting process. The RF accuracy of this new model is validated by observing excellent agreements between modeled and measured Y11-parameter data in the wide voltage range up to 20 GHz.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 논문에서는 HR-SOI 기판을 기반으로 한 MOS 버랙터의 RF lateral 분포 효과를 고려하기 위해 전압 종속 게이트 커패시턴스를 내부와 외부 성분으로 분리한 대신호 모델을 새롭게 제안한다. 또한 S-파라미터 optimization을 통해 전압 종속 파라미터 곡선을 추출하고 각 전압 종속 파라미터의 empirical 모델 방정식을 구축하고자 한다.
본 논문에서는 새로운 RF lateral 분포 효과를 고려하기 위하여 V_g 종속 외부 채널 캐패시턴스를 사용한 RF accumulation-mode MOS 버랙터의 대신호 분포 등가회로 모델을 구축하였다. 정확한 S-파라미터 optimization을 사용하여 C_i, C_o와 r_ch의 V_g 종속 데이터를 추출하고, 이를 피팅하여 새로운 V_g 종속 empirical 모델 방정식을 구축하였다.

제안 방법

만을 외부로 분리하여 연결한 그림 1(a)의 기존 모델과 다르게 C_f와 C_s가 합쳐진 전체 게이트 커패시턴스를 내부와 외부 전압 종속 커패시턴스 성분들(C_i, C_o)로 분리 연결하여 소스와 드레인 사이에 채널저항 성분과 ladder형태로 균일하게 분포된 oxide와 depletion 커패시턴스 성분들의 RF lateral 분포 효과를 정확히 고려하였다.
이와 같이 추출된 새로운 분포 모델의 정확도 검증을 위해 그림 1(a)의 벌크 모델처럼 V_g 독립 C_f를 가진 기존 모델과 서로 비교하였다. 이 때 V_g 독립의 C_f는 그림 2의 V_g 종속 C_o의 최소값으로 고정하고 S-파라미터 optimization를 진행하여 V_g 증가에 따라 크게 증가하는 C_s와 감소되는 r_ch를 추출하였다.
따라서 본 논문에서는 HR-SOI 기판을 기반으로 한 MOS 버랙터의 RF lateral 분포 효과를 고려하기 위해 전압 종속 게이트 커패시턴스를 내부와 외부 성분으로 분리한 대신호 모델을 새롭게 제안한다. 또한 S-파라미터 optimization을 통해 전압 종속 파라미터 곡선을 추출하고 각 전압 종속 파라미터의 empirical 모델 방정식을 구축하고자 한다.
본 연구에서는 HR-SOI RF CMOS 공정으로 제작된 게이트 length Lg가 0.25μm, unit 게이트 finger width Wu가 2.5μm이고 50개의 게이트 finger 수 Nf를 가진 N-well accumulation-mode 버랙터의 측정된 on-wafer S-파라미터를 사용하여 RF 모델링을 수행하였다.
이 모델에서 L_s는 직렬 인덕턴스이고 C_sub1, C_sub2 및 R_sub는 HRS-SOI 기판 파라미터이다. 본 연구에서는 등가회로의 단순화를 위해 R_poly와 R_sd을 직렬저항 R_s로 통합하였으며, 이에 대한 정확도는 그림 4에서 증명된다.
본 연구에서는 미지 변수를 줄여 추출 정확도를 향상시키기 위하여 C_o=k(C_i-C_imin)+C_omin 관계식을 사용하여 C_o가 미지 변수 C_i에 의해서 정해지도록 설정한 후 두 번째 optimization을 수행하였다. 이러한 S-파라미터 optimization 과정을 통해 추출된 V_g종속 C_i, C_o와 r_ch 데이터를 그림 2와 3에서 각각 보여준다.
종속 외부 채널 캐패시턴스를 사용한 RF accumulation-mode MOS 버랙터의 대신호 분포 등가회로 모델을 구축하였다. 정확한 S-파라미터 optimization을 사용하여 C_i, C_o와 r_ch의 V_g 종속 데이터를 추출하고, 이를 피팅하여 새로운 V_g 종속 empirical 모델 방정식을 구축하였다. 이러한 대신호 모델의 정확도는 넓은 전압영역에서 20 GHz까지 측정된 Y₁₁-파라미터 데이터와의 비교를 통해 검증되었다.
지금까지 구한 C_i, C_o 및 r_ch의 전압 종속 특성을 포함한 대신호 분포 모델을 구축하기 위하여 아래와 같은 hyperbolic tangent 함수를 사용한 새로운 V_g 종속 empirical 모델 방정식을 유도하였다.

데이터처리

정확한 S-파라미터 optimization을 사용하여 C_i, C_o와 r_ch의 V_g 종속 데이터를 추출하고, 이를 피팅하여 새로운 V_g 종속 empirical 모델 방정식을 구축하였다. 이러한 대신호 모델의 정확도는 넓은 전압영역에서 20 GHz까지 측정된 Y₁₁-파라미터 데이터와의 비교를 통해 검증되었다.
지금까지 추출된 새로운 모델 파라미터들을 그림 1(b)에 대입하여 유효 커패시턴스 Ceff=(1/ω)Imag(Y11)와 Qfactor를 시뮬레이션하여 측정데이터와 비교하였다.

성능/효과

)와 Qfactor를 시뮬레이션하여 측정데이터와 비교하였다. 그림 5에서 보여주듯이 20 GHz까지 시뮬레이션된 C_eff와 Qfactor 곡선이 측정 데이터와 잘 일치하는 것을 관찰함으로써 새로운 HR SOI RF MOS 버랙터 모델의 RF 정확성이 검증되었다.
이러한 SOI CMOS는 전압 종속 커패시턴스에 비해 기판 기생 커패시턴스의 비중이 bulk 소자보다 적어 버랙터에서 tuning 영역이 증가되는 장점이 있다. 또한 극히 낮은 RF dissipation을 보여주는 HRS-SOI 기판의 사용으로 RF 성능이 매우 우수한 RF 버랙터 제조가 가능하다. 하지만 현재까지 HR-SOI MOS 버랙터에 대한 RF 모델링 연구는 매우 부족한 실정이다.
그림 9는 새로운 대신호 모델의 Y₁₁-파라미터를 다양한 전압에서 측정된 데이터와 비교한 그래프들이다. 이러한 대신호 모델의 RF 정확도는 넓은 전압영역에서 측정된 Y₁₁-파라미터 데이터와 20 GHz까지 잘 일치함으로써 검증되었다.

질의응답

핵심어	질문	논문에서 추출한 답변
	voltage controlled oscillator에서 우수한 성능을 갖기 위해 버랙터는 무슨 특성을 갖춰야 하는가?	RF CMOS 수동소자 중 버랙터(Varactor)는 voltage controlled oscillator(VCO)에서 주파수를 제어하는 핵심 구성요소로 널리 사용된다[1～3]. VCO에서 우수한 성능을 갖기 위해서 버랙터는 높은 Quality(Q)-factor와 넓은 가변 커패시턴스 영역을 가져야한다. 하지만 기존에 널리 사용되는 Silicon low resistivity 기판 기반의 bulk CMOS 버랙터에서는 Silicon 손실 기판으로부터 발생되는 손실 저항성분에 인해 고주파 성능이 떨어지고 Q-factor의 감소를 가져온다.
	SOI CMOS의 장점은?	이러한 문제를 극복하기 위해 high-resistivity Silicon(HRS) CMOS 소자가 사용되어 왔고[4], 최근에는 HR Silicon-on Insulator(SOI) 기판을 사용한 HR-SOI CMOS 소자들이 그 대안이 되고 있다[5～6]. 이러한 SOI CMOS는 전압 종속 커패시턴스에 비해 기판 기생 커패시턴스의 비중이 bulk 소자보다 적어 버랙터에서 tuning 영역이 증가되는 장점이 있다. 또한 극히 낮은 RF dissipation을 보여주는 HRS-SOI 기판의 사용으로 RF 성능이 매우 우수한 RF 버랙터 제조가 가능하다.
	Silicon low resistivity 기판 기반의 bulk CMOS 버랙터의 문제점은?	VCO에서 우수한 성능을 갖기 위해서 버랙터는 높은 Quality(Q)-factor와 넓은 가변 커패시턴스 영역을 가져야한다. 하지만 기존에 널리 사용되는 Silicon low resistivity 기판 기반의 bulk CMOS 버랙터에서는 Silicon 손실 기판으로부터 발생되는 손실 저항성분에 인해 고주파 성능이 떨어지고 Q-factor의 감소를 가져온다. 이러한 문제를 극복하기 위해 high-resistivity Silicon(HRS) CMOS 소자가 사용되어 왔고[4], 최근에는 HR Silicon-on Insulator(SOI) 기판을 사용한 HR-SOI CMOS 소자들이 그 대안이 되고 있다[5～6].

참고문헌 (7)

P. Andreani and S. Mattisson, "On the use of MOS varactors in RF VCOs," IEEE J. Solid-State Circuits, vol. 35, no. 6, pp. 905-910, June 2000.

상세보기
N. Fong, J. Kim, J.-O. Plouchart, N. Zamdmer, D. Liu, L. Wagner, C. Plett, and G. Tarr, "A low-voltage 40-GHz complementary VCO with 15% frequency tuning range in SOI CMOS technology," IEEE J. Solid-State Circuits, vol. 39, no. 5, pp. 841-846, 2004.

상세보기
M.-C. Park, S.-H. Jung, and Y.-S. Eo, " $0.13{\mu}m$ CMOS Quadrature VCO for X-band Application" Journal of The Institute of Electronic Engineers of Korea-SD vol. 49, no. 8, pp. 41-46, 2012.
K. Benaissa, J.-Y. Yang, D. Crenshaw, B. Williams, S. Sridhar, J. Ai, G. Boselli, S. Zhao, S. Tang, S. Ashburn, P. Madhani, T. Blythe, N. Mahalingam, and H. Shichijo, "RF CMOS on High-Resistivity Substrates for System-on-Chip Applications," IEEE Trans. Electron Devices, vol. 50, no. 3, pp. 567-576, Mar. 2003.

상세보기
K. B. Ali, C. R. Neve, A. Gharsallah, and J.-P. Raskin, "RF Performance of SOI CMOS Technology on Commercial 200-mm Enhanced Signal Integrity High Resistivity SOI Substrate," IEEE Trans. Electron Devices, vol. 61, no. 3, pp. 722-728, 2014.

상세보기
J. Ahn and S. Lee, "A Study on Improved Optimization Method for Modeling High Resistivity SOI RF CMOS Symmetric Inductor," Journal of The Institute of Electronics and Information Engineers, vol. 52, no. 9, pp. 21-27, 2015.
S. S. Song and H. Shin, "A New RF Model for the Accumulation-Mode MOS Varactor," IEEE MTT-S Int. Microwave Symp. Dig., pp. 1023-1026, 2003.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증