다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.20 no.10, 2016년, pp.1935 - 1940
안성진 (Department of Electronic Engineering, Pukyong National University) , 최영식 (Department of Electronic Engineering, Pukyong National University)
AI-Helper
This paper proposes a phase-locked loop (PLL) to minimize the loop filter output voltage fluctuation by using a comparator including RC time constant circuits. The voltage variation of loop filter is inputted to RC time constant circuits which have two RC time constants, large and small. While a sma...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
| 핵심어 | 질문 | 논문에서 추출한 답변 |
|---|---|---|
| 위상고정루프에서 루프 필터를 더 높은 차수로 구성했을 때 나타나는 특징은 무엇인가? | 이러한 안정적인 신호 처리를 위해 위상고정루프의 동작의 안정성을 개선하기 위한 연구가 지속적으로 이루어지고 있다. 루프 필터를 더 높은 차수로 구성했을 때 낮은 기준 신호 스퍼를 얻을 수 있지만, 높은 차수의 루프필터는 위상 여유를 감소시켜 전체 위상고정루프 동작을 불안하게 할수 있다[3, 4]. 신호 스퍼를 높은 주파수로 옮겨가도록 하여 기준 신호 주파수에 발생하는 스퍼를 억제하였으나 위상 잡음 특성이 나빠질 수 있다[5]. | |
| 안정적인 신호 처리를 위해 위상고정루프의 동작의 안정성을 개선하기 위한 연구들 중 비선형성에의해 발생하는 위상잡음을 줄일 수 있는 선형화 기법의 문제점은 무엇인가? | 위상주파수검출기나 전하펌프에서 발생되는 데드존 문제나 전류 부정합과 같은 비선형성에의해 발생하는 위상잡음을 줄일 수 있는 선형화 기법을 제안하였다. 하지만 전하펌프의 비선형성 개선에 따른 트랜지스터의 늘어난 동작시간에 의해 잡음이 증가하는 문제점이 있다[8]. 주파수 위상 검출기에서 발생하는 신호가 전하 펌프에 임의로 전달하게 하여 기준 신호 의사 잡음 크기를 줄였으나 회로가 복잡해진다[9]. 2개의 Ring-Oscillator를 제어하는 VCO 구조를 통해 지터 특성을 개선하여 안정적인 클록 파형을 출력하였다. | |
| 본 논문에서 제안한 루프 필터 전압 변동 폭을 억제하는 위상고정 루프는 어떻게 구성되어 있는가? | 그림 1은 제안한 위상고정루프의 전체 회로 그림이다. 제안한 위상고정루프는 기존의 위상고정루프가 구성하고 있는 위상주파수비교기(PFD), 전하 펌프 (CP), 전압제어발진기(VCO), 분주기(DIV) 외에도 보조 전하펌프, RC 시정수 비교 회로(RC time constant comparison circuit), 위상고정상태 표시기(LSI :Locking Stats Indicator))로 구성되어있다. RC 시정수 비교 회로는 RC 시정수 차이를 감지하여 보조 전하펌프 제어 신호를 만든다. |
N. Nouri, S. Mirabbassi, "A 900MHz - 2GHz Low-Swing Low-Power 0.18um PLL," Canadian Conf. on Electrical and Computer Engineering, pp.1566-1569, 2005.
H.W. Choi, Y.S. Choi, "A Reference Spur Suppressed PLL with Two-Symmetrical Loops," IEEK, vol. 51, no. 5, May 2014.
C. M. Hung and K. K. O, "A fully integrated 1.5-V 5.5-GHz CMOS phase-locked loop," IEEE J. Solid-State Circuits, vol. 37, pp. 521-525, Apr. 2002.
S. Pellerano, S. Laventino, C. Samori, and A. Lacaita, "A 13.5-mW 5-GHz Frequency Synthesizer With Dynamic-Logic Frequency Divider," IEEE J. Solid-State Circuits, vol. 39, pp. 378-383, Feb. 2004.
M. M. Elsayed, M. Abdul-Latif, E. Sanchez-Sinencio, "A Spur-Frequency-Boosting PLL With a -74 dBc Reference-Spur Suppression in 90 nm Digital CMOS," IEEE J. Solid-State Circuits, vol. 48, no. 9, pp. 2104-2117, Sept. 2013.
A. Rao, M. Mansour, G. Singh, C. Lim, R. Ahmed, and D. R. Johnson, "A 4-6.4 GHz LC PLL With Adaptive Bandwidth Control for a Forwarded Clock Link," IEEE J. Solid-State Circuits, vol. 43, no. 9, pp. 2099-2108, Sept. 2008.
S. J. Yun, H. D. Lee, K. D. Kim, and J. K. Kwon, "Differentially-tuned low-spur PLL using 65 nm CMOS process," ELECTRONICS LETTERS, vol. 47 no. 6, pp.369-371, 17th March 2011.
S. Ye, L. Jansson, I. Galton, "A multiple-crystal interface PLL with VCO realignment to reduce phase noise," IEEE J. Solid-State Circuits, vol. 37, no. 12, pp. 1795-1803, December 2002.
T.W. Liao, C. M. Chen, J. R. Su, C. C. Hung, " Random Pulsewidth Matching Frequency Synthesizer With Sub-Sampling Charge Pump," IEEE Transactions on Circuits and Systems I : Regular Paper, vol. 59, no. 12, pp.2815-2824, December 2012.
G. Blasco, E. Isern, E. Martin, "Design of a stable pulse generator system based on a Ring-VCO Phase-Locked Loop using 180nm CMOS technology," IEEE Design of Circuits and Integrated Systems (DCIS), pp. 25-27, Nov. 2015.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.