최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.21 no.4, 2017년, pp.781 - 788
서영호 (Ingenium College of Liberal Arts, Kwangwoon University) , 이용석 (Korea Electronics Technology Institute) , 김동욱 (Department of Electronic Materials Engineering, Kwangwoon University)
This paper proposes a new algorithm for comparing amplitude between multiple digital input signals and its digital logic architecture. After simultaneously comparing multiple inputs, the proposed algorithm can provide the information of the largest (or smallest) value among them by using a simple di...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
정렬 연산은 어떤 연산을 하는가? | 비교기는 두 개의 숫자의 크기를 비교하는데 사용되는 기본적이고 본질적인 연산 유닛으로 회로에서 매우 중요한 조합회로 요소이다[1,2]. 정렬 연산은 본질적으로는 많은 양의 데이터를 오름차순 혹은 내림차순으로 정렬하기 위해서 수많은 비교 연산을 수행한다[3]. 특히 비교함수는 디지털신호 처리와 영상 및 음성처리와 같은 영역들에서 많이 사용된다[4,5]. | |
비교기란 무엇인가? | 비교기는 두 개의 숫자의 크기를 비교하는데 사용되는 기본적이고 본질적인 연산 유닛으로 회로에서 매우 중요한 조합회로 요소이다[1,2]. 정렬 연산은 본질적으로는 많은 양의 데이터를 오름차순 혹은 내림차순으로 정렬하기 위해서 수많은 비교 연산을 수행한다[3]. | |
병렬 덧셈기의 단점은 무엇인가? | 다른 방법은 직접적으로 비교 함수를 전개하는 방정식에 기초하여 구현될 수 있다. 이런 방식들은 전통적인 방식이라 할 수 있고, 면적의 효율성과 전력 소모의 측면에서 많은 단점을 가지고 있다. 이를 극복하기 위해 지금까지 여러 연구가 진행되었다 [13-25]. |
R. J. Tocci, N. Widmer, and G. Moss, Digital Systems: Principles and Applications, 11th ed. London, Pearson, 2010.
I. Koren, Computer Arithmetic Algorithms, 2nd ed, Florida, A K Peters/CRC Press, 2001.
K. Mehlhorn, Sorting and Searching, 1st ed. Springer- Verlag, Berlin, 1984.
W. Alexander, C and M Williams, Digital Signal Processing: Principles, Algorithms and System Design, 1st ed, Massachusetts, Academic Press, 2017.
H. Lee, K. Cho, H. Kim, S. Choi, J. Lim and J. Kim, "Electrical performance of high bandwidth memory (HBM) interposer channel in terabyte/s bandwidth graphics module," 2015 International 3D Systems Integration Conference (3DIC), Sendai, pp. TS2.2.1-TS2.2.4, 2015.
M. K. Jaiswal, B. S. C. Varma, H. K. H. So, M. Balakrishnan, K. Paul, and R. C. C. Cheung, "Configurable Architectures for Multi-Mode Floating Point Adders," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 62, no. 8, pp. 2079-2090, Aug. 2015.
S. Abed, M. Al-Shayeji, S. Sultan, and N. Mohammad, "Hybrid approach based on partial tag comparison technique and search methods to improve cache performance," IET Computers & Digital Techniques, vol. 10, no. 2, pp. 69-76, Nov. 2016.
M. Codish, L. Cruz-Filipe, M. Frank, and P. Schneider-Kamp, "Twenty-Five Comparators Is Optimal When Sorting Nine Inputs (and Twenty-Nine for Ten)," 2014 IEEE 26th International Conference on Tools with Artificial Intelligence, Limassol, pp. 186-193, 2014.
R. Woo, S. Choi, J.H. Sohn, S.J. Song, and H.J. Yoo, "A Low-Power 3-D Rendering Engine With Two Texture Units and 29-Mb Embedded DRAM for 3G Multimedia Terminals," IEEE Journal of Solid-State Circuits, vol. 39, no.7, pp. 1101-1109, Jul. 2004.
S. S. Ameer Abbas, S. J. Thiruvengadam, and N. A. R. Kumar, "Realization of receiver architectures using VLSI DSP techniques for broadcast channel in LTE," 2014 International Conference on Embedded Systems (ICES), Coimbatore, pp. 12-17, 2014.
C.C. Wang, C.F. Wu, and K.C. Tsai, "1 GHz 64-Bit high-speed comparator using ANT dynamic logic with two-phase clocking," IEE Proceedings - Computers and Digital Techniques., vol. 145, no. 6, pp. 433-436, Nov. 1998.
C.C. Wang, P.M. Lee, C.F. Wu, and H.L. Wu, "High Fan-In Dynamic CMOS Comparators With Low Transistor Count," IEEE Transactions on Circuits and Systems I : Fundamental Theory and Applications, vol. 50, issue 9, pp. 12161-220, Sep. 2003.
C.H. Huang and J.S. Wang, "High-performance and power-efficient CMOS comparators," IEEE Journal of Solid-State Circuits, vol. 38, no. 2, pp. 254-262, Feb. 2003.
S.W. Cheng, "A High-Speed Magnitude Comparator With Small Transistor Count," IEEE Proceedings of International Conference on Electronics, Circuits and Systems, vol. 3, pp. 1168-1171, Dec. 2003.
H.M. Lam and C.Y. Tsui, "High-performance single clock cycle CMOS comparator," Electron. Letters., vol. 42, no. 2, pp. 75-77, Jan. 2006.
H.M. Lam and C.Y. Tsui, "A MUX-based high-performance single cycle CMOS comparator," IEEE Transactions on Circuits and Systems. II, Exp. Briefs, vol. 54, no. 7, pp. 591-595, Jul. 2007.
J.Y. Kim and H.J. Yoo, "Bitwise Competition Logic for Compact Digital Comparator," IEEE Asian Solid Stated Circuits Conference, Jeju, pp. 59-62, Nov. 2007.
S. Perri, and P. Corsonello, "Fast low-cost implementation of single-clock cycle binary comparator," IEEE Transactions on Circuits and Systems II, Exp. Briefs, vol. 55, no. 12, pp. 1239-1243, Dec. 2008.
F. Frustaci, S. Perri, M. Lanuzza, and P. Corsonello, "A new low-power high-speed single-clock-cycle binary comparator," Proceedings of 2010 IEEE International Symposium on Circuits and Systems, Paris, pp. 317-320, May 2010.
S. Deb and S. Chaudhury, "High-speed comparator architectures for fast binary comparison," 2012 Third International Conference on Emerging Applications of Information Technology (EAIT), Kolkata, pp. 454-457, Nov. 2012.
P. Chuang, D. Li, and M. Sachdev, "A Low-Power High-Performance Single-Cycle Tree-Based 64-Bit Binary Comparator," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 59, no. 2, pp. 108-112, Feb. 2012.
S.C. Hsia, "High-speed multi-input comparator," IEE Proceedings - Circuits, Devices and Systems, vol. 152, no. 3, pp. 210-214, Jun. 2005.
M. Kim, J. Y. Kim, and H. J. Yoo, "A 1.55ns 0.015 mm2 64-bit quad number comparator," 2009 International Symposium on VLSI Design, Automation and Test, Hsinchu, pp. 283-286, Apr. 2009.
ARM information center. AMBA [Internet]. Available: http://infocenter.arm.com/help/index.jsp?topic/com.arm.doc.set.amba/index.html.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.