최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기컴퓨터교육학회논문지 = The Journal of Korean Association of Computer Education, v.20 no.4, 2017년, pp.77 - 84
This paper proposes a tool that can be used as a logical expression simplification tool that can be used for deepening learning of logic circuits and further utilized as a design automation tool for optimizing semiconductor parts. The simplification method of logical expressions proposed in this pap...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
산출된 논리식의 역할은? | 간략화 된 논리식을 산출하는 단계가 회로설계 자동화 분야의 핵심 중의 하나로, 하드웨어 표현 언어(Hardware Description Language)로 작성된 동작 행위(behavior level)를 실제 회로로 변환하기 위한 중간 역할을 한다. 산출된 논리식이 최종회로나 칩의 크기에 많은 영향을 미친다. | |
카르노맵을 이용한 방법의 제한점은? | 대학에서 논리회로에 대한 기초 학습은 카르노맵(Karnaugh Map)을 이용한 논리식 간략화에 초점을 맞추고 있다. 그러나 카르노맵을 이용한 방법은 입력 변수가 6개 이하인 경우 진리표를 입력으로 2단의 단순식을 수작업에 의해 산출하게 고안된 것이다. 본 논문은 논리회로 심화학습 과정에서 논리회로 간략화를 자동화하는 도구로 활용하고, 더 나아가 반도체 부품 개발 도구로 활용하기 위한 실용적 방법을 제안한 것이다. | |
대학에서 논리회로에 대한 기초 학습은 무엇에 초점을 두고 있는가? | 대학에서 논리회로에 대한 기초 학습은 카르노맵(Karnaugh Map)을 이용한 논리식 간략화에 초점을 맞추고 있다. 그러나 카르노맵을 이용한 방법은 입력 변수가 6개 이하인 경우 진리표를 입력으로 2단의 단순식을 수작업에 의해 산출하게 고안된 것이다. |
R. K. Brayton, C. McMullen. (1982). The Decomposition and Factorization of Boolean Epressions. Proc. ISCAS, 49-54.
R. K. Brayton, R. Rudell, A. Sangiovanni-Vincentelli, A. R. Wang.(1987) MIS: A Multiple-Level Logic Optimization System. IEEE Trans. CAD, 6(6). 1062-1081.
E. M. Sentovich, K. J. Singh, C. Moon, H. Savoj, R. K. Brayton, R. K., A. Sangiovanni-Vincentelli. (1992). Sequential Circuit Design Using Synthesis and Optimization. Proc. ICCD, 328-333.
J. Rajski, J. Vasudevamurthy. (1992). The Testability-Preserving Concurrent Decomposition and Factorization of Boolean Expressions. IEEE Trans. CAD, 11(6), 778-79.
C. Yang, M. Ciesielski. (2002). BDS: A Boolean BDD-Based Logic Optimization System. IEEE Trans. CAD, 21(7), 866-876.
D. Wu, J. Zhu. (2005). FBDD: A Folded Logic Synthesis System. Technical Report TR-07-01-05, University of Toronto.
권오형, 오임걸 (2008). 2-큐브 제수와 보수에 의한 공통 논리식 산출. 정보처리학회 논문지 A, 15(1), 9-16.
J. Cong, K. Minkovich. (2007) Optimality Study of Logic Synthesis for LUT-Based FPGAs. IEEE Trans. CAD, 26(2). 230-239.
L Amaru, P.-E. Gaillardon, G. De Micheli. (2016). Majority-Inverter Graph: A New Paradigm for Logic Optimization. IEEE Trans. CAD, 35(5), 806-819.
D. Kagaris. (2016). MOTO-X: A Multiple-Output Transistor-Level Synthesis CAD Tool. IEEE Trans. CAD, 35(1), 114-127.
S. Yang. (1991). Logic Synthesis and Optimization Benchmarks User Guide Version 3.0. Technical Report, Microelectronics Center of North Carolina.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.