[논문]박막의 두께가 비정질 InGaZnO 무접합 트랜지스터의 소자 불안정성에 미치는 영향

전종석; 조성호; 최혜지; 박종태

doi:10.6109/jkiice.2017.21.9.1627

박막의 두께가 비정질 InGaZnO 무접합 트랜지스터의 소자 불안정성에 미치는 영향
Effects of thin-film thickness on device instability of amorphous InGaZnO junctionless transistors 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.21 no.9, 2017년, pp.1627 - 1634

전종석 (Department of Electronic Engineering, Incheon National University) , 조성호 (Department of Electronic Engineering, Incheon National University) , 최혜지 (Department of Electronic Engineering, Incheon National University) , 박종태 (Department of Electronic Engineering, Incheon National University)

초록
AI-Helper

비정질 InGaZnO 박막 두께가 다른 무접합 트랜지스터를 제작하고 두께에 따른 양과 음의 게이트 스트레스 전압 및 빛을 비춘 상태에서 소자 불안정성을 분석하였다. 채널 박막 두께가 얇을수록 게이트 스트레스 및 빛이 인가된 상태에서 문턱전압 및 드레인 전류 변화가 큰 것을 알 수 있었다. 그 원인을 stretched-exponential 모델과 소자 시뮬레이션을 수행하여 설명하였다. 박막이 얇을수록 캐리어 트랩핑 시간이 짧기 때문에 전자나 홀이 빨리 활성화되는 것과 채널 박막의 뒷부분에서 채널의 수직 전계가 증가하여 전자나 홀을 많이 축적할 수 있는 것으로 설명하였다. IGZO 무접합 트랜지스터 제작에서 채널 박막의 두께를 결정할 때 채널 박막 두께가 얇을수록 소자 불안정성이 큰 것을 고려해야 됨을 알 수 있다.

Abstract ▼ AI-Helper

In this work, a junctionless transistor with different film thickness of amorphous InGaZnO has been fabricated and it's instability has been analyzed with different film thickness under positive and negative gate stress as well as light illumination. It was found that the threshold voltage shift and the variation of drain current have been increased with decrease of film thickness under the condition of gate stress and light illumination. The reasons for the observed results have been explained by stretched-exponential model and device simulation. Due to the reduced carrier trapping time with decrease of film thickness, electrons and holes can be activated easily. Due to the increase of vertical channel electric field reaching the back interface with decrease of film thickness, more electrons and holes can be accumulated in back interface. When one decides the film thickness for the fabrication of junctionless transistor, the more significant device instability with decrease of film thickness should be consdered.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

가설 설정

T_IGZO 가 증가할수록 문턱전압 아래 기울기 (S)가 증가하는 것을 알 수 있는데 이는 박막의 결함 증가에 의한 트랩의 증가와 소자의 ON 상태에서 전자 농도의 최대가 위치하는 지점으로 설명할 수 있다. 소자 제작 시 T_IGZO 만 다르고 모든 공정이 같기 때문에 박막내의 결함은 T_IGZO 에 관계 없이 일정다다고 가정할 수 있다. 결국 T_IGZO 가 증가할수록 S가 증가하는 것은 큰 T_IGZO 에서는 게이트 산화층 커패시턴스와 전자 분포에 의하여 생성되는 박막 커패시턴가 직렬로 연결되어 유효 게이트 커패시턴스가 감소하기 때문이다[18].
이는 T_IGZO 가 증가할수록 박막내의 트랩이 증가하므로 △V_TH 가 증가한다는 것이다[17]. 앞에서 서술한 것과 같이 소자 제작 시 T_IGZO 만 다르고 모든 공정이 같기 때문에 박막 내의 결함은 T_IGZO 에 관계 없이 일정하다고 가정할 수 있다.

제안 방법

IGZO 박막 두께가 다른 무접합 트랜지스터를 제작하고 두께에 따른 PBS, PBIS, NBS, NBIS에서의 소자 불안정성을 측정 분석하였다. 채널 박막 두께가 얇을수록 PBS, PBIS 및 NBIS에서 문턱전압의 변화가 큰 것을 알 수 있었으며 그 원인을 2가지로 설명하였다.
게이트 절연층의 두께는 100nm이며 열 산화 방법으로 성장하였다. RF 스퍼터링 방법으로 몰 비가 In₂O₃ :Ga₂O₃ :ZnO = 1:1:1인스퍼터링 타겟을 사용하여 박막 두께(T_IGZO )가 10nm, 30nm, 50nm되게 InGaZnO 산화물 반도체 층을 증착하였다. 그리고 사진식각 방법으로 채널 영역을 정의한 후에 일반적인 열처리 방법 (CTA: Conventional Thermal Annealing)으로 질소 분위기, 600도에서 30분간 열처리를 하였다.
RF 스퍼터링 방법으로 몰 비가 In₂O₃ :Ga₂O₃ :ZnO = 1:1:1인스퍼터링 타겟을 사용하여 박막 두께(T_IGZO )가 10nm, 30nm, 50nm되게 InGaZnO 산화물 반도체 층을 증착하였다. 그리고 사진식각 방법으로 채널 영역을 정의한 후에 일반적인 열처리 방법 (CTA: Conventional Thermal Annealing)으로 질소 분위기, 600도에서 30분간 열처리를 하였다. 소스 및 드레인 전극 형성을 위하여 채널 박막 증착과 같은 조건에서 InGaZnO 박막70nm의 두께를 증착하였다.
또 다른 방법으로 채널 박막이 얇을수록 △V_TH 가 증가하는 원인을 분석하기 위해 Sivaco의 ATLAS를 이용하여 2차원 소자 시뮬레이션을 수행하였으며 T_IGZO 에 따른 전계를 계산하였다. 그림 5는 PBS 조건인 V_GS =18V에서 T_IGZO 에 따른 채널의 수직 방향 전계를 나타낸 것이다.
본 연구에는 IGZO 박막 두께가 다른 무접합 트랜지스터를 제작하고 두께에 따른 PBS, PBIS, NBS, NBIS 에서의 소자 불안정성을 측정 분석하였으며 그 원인을 stretched-exponential 모델과 소자 시뮬레이션을 통하여 설명하였다.
측정 시 소스 및 드레인 전극에 텅스텐 프로브 팁을 접촉하여 전압을 인가하고 전류를 측정하였다. 전기적 특성 분석은 Agilent B1500A 반도체 파라미터 분석기를 사용하였고 게이트에 양과 음의 높은 양의 전압을 인가하면서 측정 시간마다 스트레스를 중지하고 드레인 전류를 측정하였다. 그리고 PBIS와 NBIS에서 소자 불안정성을 측정하기 위하여 파장이 500nm에서 700nm, 빛의 강도가 P_I =0.
IGZO 박막 두께가 다른 무접합 트랜지스터를 제작하고 두께에 따른 PBS, PBIS, NBS, NBIS에서의 소자 불안정성을 측정 분석하였다. 채널 박막 두께가 얇을수록 PBS, PBIS 및 NBIS에서 문턱전압의 변화가 큰 것을 알 수 있었으며 그 원인을 2가지로 설명하였다. 첫째는 박막이 얇을수록 캐리어 트랩핑 시간이 짧아 전자나 홀이 빨리 활성화된다는 것이다.
소스와 드레인 전극의 크기는 190μm x 250μm이다. 측정 시 소스 및 드레인 전극에 텅스텐 프로브 팁을 접촉하여 전압을 인가하고 전류를 측정하였다. 전기적 특성 분석은 Agilent B1500A 반도체 파라미터 분석기를 사용하였고 게이트에 양과 음의 높은 양의 전압을 인가하면서 측정 시간마다 스트레스를 중지하고 드레인 전류를 측정하였다.

대상 데이터

전기적 특성 분석은 Agilent B1500A 반도체 파라미터 분석기를 사용하였고 게이트에 양과 음의 높은 양의 전압을 인가하면서 측정 시간마다 스트레스를 중지하고 드레인 전류를 측정하였다. 그리고 PBIS와 NBIS에서 소자 불안정성을 측정하기 위하여 파장이 500nm에서 700nm, 빛의 강도가 P_I =0.22mW/cm² 되는 할로겐 램프를 사용하였다. 측정에 사용된 소자의 게이트 길이는 10μm이며 채널 폭은 20μm이다.
그림 1은 본 연구에서 제작한 a-IGZO 무접합 박막 트랜지스터로 p-형 불순물이 아주 높게 도핑된 실리콘을 하부 게이트로 사용한 소자 구조이다. 게이트 절연층의 두께는 100nm이며 열 산화 방법으로 성장하였다.
그리고 사진식각 방법으로 채널 영역을 정의한 후에 일반적인 열처리 방법 (CTA: Conventional Thermal Annealing)으로 질소 분위기, 600도에서 30분간 열처리를 하였다. 소스 및 드레인 전극 형성을 위하여 채널 박막 증착과 같은 조건에서 InGaZnO 박막70nm의 두께를 증착하였다. 소스와 드레인 전극의 크기는 190μm x 250μm이다.
소스와 드레인 전극의 크기는 190μm x 250μm이다.
측정에 사용된 소자의 게이트 길이는 10μm이며 채널 폭은 20μm이다.

이론/모형

그림 4에서 채널 박막이 얇을수록 △V_TH 가 증가하는 원인을 분석하기 위해 PBS에서 비정질 실리콘과 a-IGZO 트랜지스터의 문턱전압 변화를 분석한 다음 식과 같은 stretched-exponential 모델을 T_IGZO 다른 소자에 적용하였다 [14].

성능/효과

그림 5는 PBS 조건인 V_GS =18V에서 T_IGZO 에 따른 채널의 수직 방향 전계를 나타낸 것이다. 그림으로부터 게이트 산화층과 채널 사이 즉 채널 표면에서는 박막 두께에 상관없이 전계가 동일하지만 박막의 뒷부분에서는 T_IGZO 가 작을수록 채널 박막의 수직전계가 증가하는 것을 확인할 수 있다. 이는 기존에 발표된 연구결과와 일치하는 것으로 박막 뒷부분에서의 전계 증가는 전자를 축적하게 되므로 포텐셜이 낮게 되어 큰 문턱전압의 변화로 이어지게 된다[17].
채널 박막 두께가 얇을수록 PBS, PBIS 및 NBIS에서 문턱전압의 변화가 큰 것을 알 수 있었으며 그 원인을 2가지로 설명하였다. 첫째는 박막이 얇을수록 캐리어 트랩핑 시간이 짧아 전자나 홀이 빨리 활성화된다는 것이다. 둘째는 채널 박막의 두께가 얇을수록 박막의 뒷부분에서 채널의 수직 전계가 증가하여 전자나 홀을 많이 축적할 수 있기 때문이다.
측정결과와 이론식을 맞추기 위하여 τ 값을 조정한 결과 채널 박막이 얇을수록 τ 값이 감소하는 것을 알 수있다.

질의응답

핵심어	질문	논문에서 추출한 답변
	무접합 트랜지스터의 소자 설계 변수에는 무엇이 있는가?	무접합 트랜지스터의 주된 동작 원리는 게이트에 전압이 인가되지 않는 OFF 상태에서는 채널 전자가 완전히 공핍이 되고 게이트에 문턱전압보다 높은 전압이 인가된 ON 상태에서는 전자에 의한 채널이 형성되는 것이다. 무접합 트랜지스터의 주요 소자 설계 변수로는 박막의 두께, 게이트 일함수, 산화층 두께, 유전상수가 높은 게이트 산화층 물질 등이다 [7, 8]. 박막의 두께가 얇을수록 소자의 OFF 특성이 우수하므로 소자 설계가 용이하다.
	InGaZnO (a-IGZO) 박막 트랜지스터의 특징은?	산화물 반도체인 비정질 InGaZnO (a-IGZO) 박막 트랜지스터 (Thin Film Transistors: TFTs)는 실리콘 박막 트랜지스터에 비해 높은 전자 이동도와 구동전류 대 누설전류 ( ION /IOFF ) 비율 등의 우수한 전기적 특성 외에 넓은 면적의 박막 증착이 용이하므로 차세대 디스플레이 소자로 평가받고 있다. 일반적으로 a-IGZO TFTs의 소스 및 드레인 전극 재료는 접촉저항이 적은 금속을 사용하고 있으나 빛의 투과성이 낮으므로 ITO (Indium Thin Oxide)와 IGZO 박막을 사용하는 연구가 진행되고 있다 [1-3].
	채널 박막 두께가 얇을수록 문턱전압의 변화가 큰 이유는?	채널 박막 두께가 얇을수록 PBS, PBIS 및 NBIS에서 문턱전압의 변화가 큰 것을 알 수 있었으며 그 원인을 2가지로 설명하였다. 첫째는 박막이 얇을수록 캐리어 트랩핑 시간이 짧아 전자나 홀이 빨리 활성화된다는 것이다. 둘째는 채널 박막의 두께가 얇을수록 박막의 뒷부분에서 채널의 수직 전계가 증가하여 전자나 홀을 많이 축적할 수 있기 때문이다. PBIS에서 보다 NBIS에서 문턱전압 변화가 큰 것을 알수 있었다.

참고문헌 (19)

J. Park, C. S. Kim, Y.S. Kim, Y. C. Park, H. J. Park, B. S. Bae, J. S. Park, and H. S. Kim, "The effect of ITO and Mo electrodes on the properties and stablity of In-Ga-Zn-O thin film transistors," Journal of Electronics, vol. 36, no. 1, pp. 129-134, Jun. 2016.
J. R. Yim, S. Y. Jung, H. W. Yeon, J. Y. Kwon, Y. J. Lee, J. H. Lee, and Y. C. Joo, "Effect of Metal Electrode on the Electrical Performance of Amorphous In-Ga-Zn-O Thin Film Transistor," Japanese Journal of Applied Physics, vol.51, pp. 011401-1-5, Dec. 2011.
Y. Ueoka, Y. Ishikawa, J. P. Bermundo, H. Yamazki, S. Urakawa, Y. Osada, M.. Horita, and Y. Uraoka, "Effect of contact material on amorphous InGaZnO thin-film transistor characteristics," Japanese Journal of Applied Physics, vol.53, pp.03CC04-1-5, Feb. 2014.

상세보기
J. Jiang, J. Sun, W. Dou, and Q. Wan, "Junctionless flexible oxide based thin film transistors on paper substrates," IEEE Electron Device Letters, vol.33, no.1, pp.65-67, Jan. 2012.

상세보기
J. Zhou, G. Wu, L. Guo, L. Zhu, and Q. Wan, "Flexible transparent junctionless TFTs with oxygentuned Indium-Zin-Oxide channels," IEEE Electron Device Letters, vol.34, no.2, pp.888-890, Feb. 2013.

상세보기
J. P. Colinge, C. W. Lee, A. Afzalian, N. D. Akhavan, R. Yan, I. Ferain, P. Razavi, B. Oneill, A. Blake, M. White, A.M. Kelleher, B. McCarthy, and R. Murphy, "Nanowire transistor without junction," Nature Nanotecnology, vol.5, no.3, pp.225-229, Mar. 2010.

상세보기
C. W. Lee, I. Ferain, A. Afzalian, R. Yan, N. D. Akhavan, P. Razavi, and J.P. Colinge, "Performance estimation of junctionless multigate transistors," Solid-State Electronics, vol.54, pp.97-103, Feb. 2010.

상세보기
S. M. Lee, J. T. Park, "Device Design Guideline to Reduce the Threshold Voltage Variation with Fin Width in Junctionless MuGFETs," Journal of the Korea Institute of Information and Communication Engineering, vol.18. no.1, pp.135-141, 2014.

원문보기 상세보기
X. Ding, J. Zhang, . Li, H. Zhang, W. Shi, X. Jiang, Z, Zhang, "Influence of the InGaZnO channel layer thickness on the performance of thin film transistors," Superlattice and Microstructures, vol. 63, pp. 70-78, Aug. 2013.

상세보기
M. Nakata, H. Tsuji, H. sao, Y. Nakajima, Y. Fujisaki, T. Takei, T. Yamamoto, and H. Fujikako, "Influence of oxide semiconductor thickness on thinfilm transistor characteristics," Japanese Journal of Applied Physics, vol.52, pp. 03BB04-1-5, Mar. 2013.

상세보기
S.M. Kim, M.J. Ahan, W.J. Cho, J.T.Park, "Device instability of amorphous InGaZnO thin film transistors with transparent source and drain," Microelectronics Reliability, vol.64, pp. 575-579, Oct. 2016.

상세보기
K.H. Lee, T.G. Kang, K.Y. Lee, J.T. Park, "Hot carrier induced device degradation in amorphous InGaZnO thin film transistors with source and drain electrode materials," Journal of the Korea Institute of Information and Communication Engineering, vol.21. no.1, pp.82-89, 2017.

원문보기 상세보기
C. H. Jo, S. W. Jun, W. J. Kim, I. S. Hur, H. Y. Bae, S. J. Choi, D. H. Kim, and D. M. Kim, "Characterization of density-of-states and parasitic resistance in a-InGaZnO thin-film transistors after negative bias stress," Applied Physics Letters, vol.102, pp. 143502-1-5, Apr. 2013.

상세보기
T. Y. Hsieh, T. C. Chang, T. C. Chen, and M. Y. Tsai, "Review of Present Reliability Challenges in Amorphous In-Ga-Zn-O Thin Film Transistors," ECS Journal of Solid State Science and Technology, vol. 3, no. 9, pp. Q3058-Q3070, Aug. 2014.

상세보기
B. K. Ryu, H. K. Noh, E. A. Choi, and K. J. Chang, "O-vacancy as the origin of negative bias illumination stress instability in amorphous In-Ga-Zn-O thin film transistors," Applied Physics Letters, vol. 97, no. 7, pp. 022108-1-3, Jul. 2010.

상세보기
D. S. kong, H. W. jung, Y. S. Kim, M. K. Bae, J. M. Jang, J. H. Kim, W. J. Kim, I. S. Hur, D. M. Kim, and D. H. Kim, "Effects of the active layer thickness on the negative bias illumination stressinduced instability in amorphous InGaZnO thin-film transistors," Journal of the Korean Physical Society, vol.59, no. 2, pp. 505-510, Feb. 2011.

상세보기
E.N. Cho, J.H. Kang, and I.G. Yun, "Effects of channel thickness variation on bias stress instability of InGaZnO thin-film transistors," Microelectronics Reliability, vol.51, pp.1792-1795, Oct. 2011.

상세보기
A. H. Chen, H. T. Cao, H. Z. Zhang, L. Y. Ling, Z. M. Liu, Z. Yu, Q. W, "Influence of the channel layer thickness on electrical properties of indium zinc oxide thin-film transistor," Microelectronic Engineering, vol. 87, pp.2019-2023, Jan. 2010.

상세보기
S. J. Kim, S. Y. Lee, Y. W. Lee, W. G. Lee, K. S. Yoon, J. Y. Kwon, and M. K. Han, "Effect of channel layer thickness on characteristics and stability of amorphous hafnium-Indium-Zinc oxide thin film transistors," Japanese Journal of Applied Physics, vol.50, pp. 024104-1-3, Feb. 2011.

상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증