최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.31 no.3, 2018년, pp.146 - 151
In this study, we compared the threshold-voltage extraction methods of accumulation-type JLDG (junctionless double-gate) MOSFETs (metal-oxide semiconductor field-effect transistors). Threshold voltage is the most basic element of transistor design; therefore, accurate threshold-voltage extraction is...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
트랜지스터에서 문턱전압이란? | 트랜지스터에서 문턱전압은 트랜지스터의 온/오프를 결정하는 중요한 요소로서 트랜지스터 설계 시 가장 먼저 결정해야 하는 값이다. 기존의 MOSFET에서 문턱전압은 약반전에서 강반전으로 동작형태가 전환되는 게이트 전압으로 정의하며 정량적으로는 산화막과 채널 계면의 표면전위 Φs가 채널 내부의 페르미전위 ΦF의 2배가 될 때의 게이트 전압을 구하여 사용하였다. | |
NMOSFET와 PMOSFET의 문제점은? | 이와 같은 정의는 공핍형(depletion mode)과 증식형(enhancement mode) MOSFET 또는 NMOSFET와 PMOSFET에 대하여 공히 사용할 수 있다. 그러나 트랜지스터의 채널 길이가 10 nm 이하로 감소하면서 문턱전압 이하 영역에서의 단채널 효과가 트랜지스터 동작에 심각한 영향을 미치게 되었으며 이를 해결하기 위하여 개발된 다중게이트 MOSFET의 경우, 채널 전체가 완전 결핍(fully depleted) 상태에서 동작하므로 전술한 바와 같이 강반전에서의 문턱전압 정의에 대한 새로운 연구가 진행되고 있다 [1]. 기존의 접합형 이중 게이트 MOSFET는 채널 길이가 짧아지면서 채널과 소스/드레인 영역을 다른 형태로 도핑시키기 어려워지고 있으며 소스/드레인 영역과 채널 경계 면에서 급격한 도핑분포의 변화 때문에 공정의 어려움을 겪고 있다. | |
기존의 MOSFET에서 문턱전압은 어떻게 정의되는가? | 트랜지스터에서 문턱전압은 트랜지스터의 온/오프를 결정하는 중요한 요소로서 트랜지스터 설계 시 가장 먼저 결정해야 하는 값이다. 기존의 MOSFET에서 문턱전압은 약반전에서 강반전으로 동작형태가 전환되는 게이트 전압으로 정의하며 정량적으로는 산화막과 채널 계면의 표면전위 Φs가 채널 내부의 페르미전위 ΦF의 2배가 될 때의 게이트 전압을 구하여 사용하였다. 이와 같은 정의는 공핍형(depletion mode)과 증식형(enhancement mode) MOSFET 또는 NMOSFET와 PMOSFET에 대하여 공히 사용할 수 있다. |
R. D. Trevisoli, R. T. Doria, M. de Souza, and M. A. Pavanello, Solid-State Electron., 90, 12 (2013). [DOI: https://doi.org/10.1016/j.sse.2013.02.059]
A. Ortiz-Conde, F. J. Garcia-Sanchez, J. Muci, A. T. Barrios, J. J. Liou, and C. S. Ho, Microelectron. Reliab., 53, 90 (2013). [DOI: https://doi.org/10.1016/j.microrel.2012.09.015]
F. J. Garcia-Sanchez, A. Ortiz-Conde, and J. Muci, Microelectron. Reliab., 46, 731 (2006). [DOI: https://doi.org/10.1016/j.microrel.2005.07.116]
C. Jiang, R. Liang, J. Wang, and J. Xu, AIP Adv., 5, 057122 (2015). [DOI: https://doi.org/10.1063/1.4921086]
J. S. Wong, J. G. Ma, K. S. Yeo, and M. A. Do, Proc. Technical Proceedings of the 2001 International Conference on Modeling and Simulation of Microsystems (Nano Science and Technology Institute, North Carolina, 2001) p. 534.
T. Rudenko, V. Kilchytska, M.K.M. Arshad, J. P. Raskin, A. Nazarov, and D. Flandre, IEEE Trans. Electron Dev., 58, 4180 (2011). [DOI: https://doi.org/10.1109/TED.011.2168227]
Z. Ding, G. Hu, J. Gu, R. Liu, L. Wang, and T. Tang, Microelectron. J., 42, 515 (2011). [DOI: https://doi.org/10.1016/j.mejo.2010.11.002]
D. Y. Jeon, S. J. Park, M. Mouis, M. Berthome, S. Barraud, G. T. Kim, and G. Ghibaudo, Solid-State Electron., 90, 86 (2013). [DOI: https://doi.org/10.1016/j.sse.2013.02.047]
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.