수치해석을 이용한 임베딩 패키지 솔더 조인트의 신뢰성에 미치는 에이징 효과 연구 Study on Effects of Solder Joint aging on the Reliability of Embedded Package Solder Joints using Numerical analysis원문보기
본 논문에서는 임베딩 패키지의 솔더조인트 신뢰성에 미치는 솔더 조인트의 에이징 효과를 유한요소법에 의한 수치해석을 통해 연구하였다. SAC305 솔더 조인트의 에이징 시간은 0, 60, 180 일이 적용되었고 신뢰성 분석을 위해 패키지 휨, ECS(Equivalent Creep Strain) 및 TSED(Total Strain Energy Density)이 분석되었다. 연구결과에 따르면 임베딩 패키지의 휨이 비임베딩 패키지에 비해 감소하여 임베딩 패키지내 솔더 접합부의 신뢰성이 높을 것으로 예측되었다. 또한, 에이징 시간이 길수록 임베디드 패키지의 휨이 감소하지만 솔더 조인트의 신뢰성 수명도 감소할 것으로 분석되었다.
본 논문에서는 임베딩 패키지의 솔더 조인트 신뢰성에 미치는 솔더 조인트의 에이징 효과를 유한요소법에 의한 수치해석을 통해 연구하였다. SAC305 솔더 조인트의 에이징 시간은 0, 60, 180 일이 적용되었고 신뢰성 분석을 위해 패키지 휨, ECS(Equivalent Creep Strain) 및 TSED(Total Strain Energy Density)이 분석되었다. 연구결과에 따르면 임베딩 패키지의 휨이 비임베딩 패키지에 비해 감소하여 임베딩 패키지내 솔더 접합부의 신뢰성이 높을 것으로 예측되었다. 또한, 에이징 시간이 길수록 임베디드 패키지의 휨이 감소하지만 솔더 조인트의 신뢰성 수명도 감소할 것으로 분석되었다.
In this paper, the effects of solder joint aging on the reliability of embedded package solder joints were investigated using numerical analysis by finite element method. Solder joints were SAC305 with aging time 0, 60, 180 days. For reliability analysis, warpage of package and equivalent creep stra...
In this paper, the effects of solder joint aging on the reliability of embedded package solder joints were investigated using numerical analysis by finite element method. Solder joints were SAC305 with aging time 0, 60, 180 days. For reliability analysis, warpage of package and equivalent creep strain (ECS) and total strain energy density (TSED) of solder joint were analyzed. The analysis results show that the package warpage is decreased in the case of the embedded package compared to the non embedded package, and the reliability life of the solder joint is predicted to be high. Also, it was interpreted that the longer the aging time, the less the warpage of the embedded package, but the reliability life of the solder joint would be shortened.
In this paper, the effects of solder joint aging on the reliability of embedded package solder joints were investigated using numerical analysis by finite element method. Solder joints were SAC305 with aging time 0, 60, 180 days. For reliability analysis, warpage of package and equivalent creep strain (ECS) and total strain energy density (TSED) of solder joint were analyzed. The analysis results show that the package warpage is decreased in the case of the embedded package compared to the non embedded package, and the reliability life of the solder joint is predicted to be high. Also, it was interpreted that the longer the aging time, the less the warpage of the embedded package, but the reliability life of the solder joint would be shortened.
본 논문에서는 SAC솔더 조인트의 에이징(aging)에 따른 패키지 레벨의 휨(warpage), 솔더조인트의 TECS(Total equivalent creep strain)와 TSED(Total strain energy density) 등을 분석함으로써 EMWLP에 적용된 SAC 솔더 조인트의 열적 거동특성을 고찰하고 솔더 조인트의 신뢰성에 미치는 에이징 효과를 분석하였다.
가설 설정
3은 해석에 적용된 TC조건을 보여주고있다. 일반적으로 솔더는 실장 후 리플로우 과정에서 잔류응력이 발생하기 때문에 초기 잔류응력이 크리프 변형 특성에 영향을 미치지만 잔류응력을 정량적으로 평가하기가 어렵고, TC 조건의 영향을 분석한다는 측면에서 본 논문에서는 25°C에서 잔류응력이 없다고 가정하였다. 해석에 사용된 TC조건은 25°C에서 125°C로 50°C/분 속도로 온도가 상승한 후 10분간 유지하였고, 이후 동일한 속도로 -40°C까지 감온되어 10분간 유지된 후 다시 25°C로 상승하는 사이클을 10회 반복하도록 하였다.
13) 첫째, ANAND 모델에는 명확한 항복조건과 로딩/언로딩 기준이 없다. 또한 재료의 순간적 반응은 현재 상태에 따라 달라지며 소성 변형률은 모든 응력 값에서 발생한다고 가정하였다. 둘째, 변형 저항이라고 하는 내부 변수 “s”는 등가 응력에 비례한다.
제안 방법
본 논문에서는 임베딩 패키지 솔더 조인트의 신뢰성에 미치는 솔더 조인트의 에이징 효과를 유한요소법에 의한 수치해석으로 연구를 수행하였다. 해석 결과에 의하면 임베딩 패키지의 경우가 일반 패키지에 비해 패키지의 휨은 감소하였고, 솔더 조인트의 변형에너지 밀도가 증가하여 신뢰성 수명이 낮을 것으로 예측되었다.
대상 데이터
1(a)~(c)는 임베딩 패키지의 유한요소 모델링을 보여주는 그림들이다. 패키지는 Fig. 1(a)와 같이 1/4 형상만을 8-노드를 갖는 육면체 메쉬를 사용하여 모델링하였고 PCB와 패키지 칩(package chip, PC)의 크기는 각각 20 mm × 20mm와 7 mm × 7 mm이다. Fig.
성능/효과
해석 결과에 의하면 임베딩 패키지의 경우가 일반 패키지에 비해 패키지의 휨은 감소하였고, 솔더 조인트의 변형에너지 밀도가 증가하여 신뢰성 수명이 낮을 것으로 예측되었다. 또한 솔더 조인트는 에이징 시간이 길어질수록 임베딩 패키지의 휨을 감소시키지만 솔더 조인트의 변형에너지 밀도가 증가하여 신뢰성 수명은 단축될 것으로 해석되었다. 신뢰성 수명은 변형에너지 밀도를 이용한 실험식으로 예측되기 때문에 향후에는 본 논문의 연구결과를 기초로 솔더 조인트의 신뢰성 수명을 예측하는 실험식을 활용한 신뢰성 연구가 진행될 필요가 있다.
본 논문에서는 임베딩 패키지 솔더 조인트의 신뢰성에 미치는 솔더 조인트의 에이징 효과를 유한요소법에 의한 수치해석으로 연구를 수행하였다. 해석 결과에 의하면 임베딩 패키지의 경우가 일반 패키지에 비해 패키지의 휨은 감소하였고, 솔더 조인트의 변형에너지 밀도가 증가하여 신뢰성 수명이 낮을 것으로 예측되었다. 또한 솔더 조인트는 에이징 시간이 길어질수록 임베딩 패키지의 휨을 감소시키지만 솔더 조인트의 변형에너지 밀도가 증가하여 신뢰성 수명은 단축될 것으로 해석되었다.
후속연구
또한 솔더 조인트는 에이징 시간이 길어질수록 임베딩 패키지의 휨을 감소시키지만 솔더 조인트의 변형에너지 밀도가 증가하여 신뢰성 수명은 단축될 것으로 해석되었다. 신뢰성 수명은 변형에너지 밀도를 이용한 실험식으로 예측되기 때문에 향후에는 본 논문의 연구결과를 기초로 솔더 조인트의 신뢰성 수명을 예측하는 실험식을 활용한 신뢰성 연구가 진행될 필요가 있다.
질의응답
핵심어
질문
논문에서 추출한 답변
솔더 조인트의 ANAND 모델의 특징은 무엇인가?
솔더 조인트의 재료특성에 관한 ANAND 모델은 2가지 특징을 가지고 있다.13) 첫째, ANAND 모델에는 명확한 항복조건과 로딩/언로딩 기준이 없다. 또한 재료의 순간적 반응은 현재 상태에 따라 달라지며 소성 변형률은 모든 응력 값에서 발생한다고 가정하였다. 둘째, 변형 저항이라고 하는 내부 변수 “s”는 등가 응력에 비례한다. ANAND 모델을 위한 유동 방정식과 전개 방정식은 다음과 같다.
웨이퍼 레벨 패키지는 어떤 기기에 사용할 수 있는가?
웨이퍼 레벨 패키지 (wafer level package, WLP)는 소형칩 사이즈와 작은 핀 수를 구현할 수 있어 이미지센서, 전력 관리 장치, 아날로그 장치 등에 적용되고 있다.1) WLP 신뢰성에 대한 연구는 주로 솔더 조인트(solder joint)를 대상으로 이루어지고 있는데 열적 피로(thermal fatigue)는 신뢰성에 영향을 미치는 가장 큰 인자이다.
임베딩 패키지의 솔더 조인트에서 발생한 토탈 변형에너지 밀도를 TC조건에 따라 나타낼 때, 알 수 있는 점은?
또한 TC 사이클이 증가할수록 증가율이 크지 않아서 TC 사이클 초기에는 가장 큰 변형에너지 밀도가 발생하였지만 8회 사이클 이후에는 가장 낮은 변형에너지 밀도가 발생하였다. 즉, 에이징 시간이 증가할수록 TC에 따라 발생하는 변형에너지 밀도가 크게 증가하였다. 한편, 임베딩 패키지의 솔더 조인트와 일반 패키지의 솔더 조인트에서 발생한 변형에너지를 비교하면 임베딩 패키지의 솔더 조인트에서 크게 발생하였다.
참고문헌 (20)
M. S. K. Rahim, T. Zhou, X. Fan, G. and Rupp, "Board level temperature cycling study of large array wafer level packages", Proc. 59th Electronic Components and Technology Conference (ECTC), USA, 898 (2009).
V. S. Milena, "Thermally induced deformations in die-substrate assembly", Theoret. Appl. Mech., 35(1-3), 305 (2008).
L. Wetz, J. White, and B. Keser, "Improvement in WL-CSP Reliability by Wafer Thinning", Proc. Electronic Components and Technology Conference (ECTC), 853, IEEE (2003).
A. Yeo, and C. Lee, "Flip Chip Solder Joint Reliability Analysis Using Viscoplastic and Elastic-Plastic-Creep Constitutive Models", IEEE Trans. On Comp. and Packag Tech., 29(2), 355 (2006).
C. S. Lau, M. Z. Abdullah, M. A. Mujeebu, N. M. D. Yusop, "Finite element analysis on the effect of solder joint geometry for the reliability of ball grid array assembly with flexible and rigid PCBs", Journal of Engineering Science and Technology, 9(1), 47 (2014).
L. Anand, "Constitutive Equations for the Rate-Dependent Deformation of Metals at Elevated Temperatures", Journal of Engineering Materials and Technology, Transactions of the ASME., 104(1), 12 (1982).
C. M. Hsu, A. D. Lin, J. H. and Kuang, "The Creep Parameters of SAC305 Unleaded Solders", Advances in Materials Science and Engineering, 1 (2013).
G. Z. Wang, Z. N. Cheng, K. Becker, and J. Wilde, "Applying Anand Model to Represent the Viscoplastic Deformation Behavior of Solder Alloys", Journal of Electronic Packaging, 123, 247 (2001).
L. Zhang, Z. Liu, and Y. Ji, "Anand constitutive model of lead-free solder joints in 3D IC device", Journal of Physics: Conference Series, 738, 1 (2016).
M. Motalab, "Determination of Anand constants for SAC Solders using Stress-Strain or Creep Data", Proc. 13th IEEE Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems (ITHERM), San Diego, 910 (2012).
L. Zhang, Z. Q. Liu, and Y. T. Ji, "Anand constitutive model of lead-free solder joints in 3D IC device", Journal of Physics: Conference Series, 738(1), 012050 (2016).
G. Z. Wang, Z. N. Cheng, K. Becker, and J. Wilde, "Applying Anand Model to Represent the Viscoplastic Deformation Behavior of Solder Alloys", Journal of Electronic Packaging, 123(3), 247 (2001).
L. Boettcher, S. Karaszkiwicz, D. Manessis, and A. Ostmann, "Embedded chip technology: Technologies, applications, and future developments", Proc. Additional Papers and Presentations, San Diego, 001223 (2012).
C. T. Ko, S. Chen, C. W. Chiang, T. Y. Kuo, Y. C. Shih, and Y. H. Chen, "Embedded active device packaging technology for next-generation chip-in-substrate package, CiSP", Proc. 56th Electronics Components and Technology Conference (ECTC), San Diego, 322, IEEE (2006).
L. Boettcher, D. Manessis, A. Ostmann, and H. Reichel, "Realization of system in package modules by embedding of chips", Proc. IMAPS Device Packaging, Scottsdale, 397 (2008).
H. W. Park, S. H. Cho, J. Kress, A. Bruderer, and N. Galster, "Dielectric composite material with good performance and process ability for embedding of active and passive components into PCBs", Proc. 63rd Electronic Components and Technology Conference (ECTC), Las Vegas, 1325, IEEE (2013).
S. H. Cho, D. H. Kim, Y. G. Oh, J. T. Lee, and S. S. Cha, "A Study on the Parameters of Design for Warpage reduction of Passive components Embedded Substrate for PoP", J. Microelectron. Packag. Soc., 22(1), 75 (2015).
D. H Park, and T. S Oh, "Reliability Characteristics of a Package- on-Package with Temperature/Humidity Test, Temperature Cycling Test, and High Temperature Storage Test", J. Microelectron. Packag. Soc., 23(3), 43 (2016).
X. J. Fan, B. Varia, and Q. Han, "Design and optimization of thermo-mechanical reliability in wafer level packaging", Microelectronics Reliability, 50, 536 (2010).
M. Motalab, "A Constitutive Model for Lead Free Solder Including Aging Effects and Its Application to Microelectronic Packaging", Degree of Doctor of Philosophy, Auburn University, 134 (2013).
※ AI-Helper는 부적절한 답변을 할 수 있습니다.