최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.25 no.1, 2018년, pp.17 - 22
조승현 (동양미래대학교 기계공학과) , 장준영 (인하대학교 기계공학과) , 고영배 (한국생산기술연구원 금형기술그룹팀)
In this paper, the effects of solder joint aging on the reliability of embedded package solder joints were investigated using numerical analysis by finite element method. Solder joints were SAC305 with aging time 0, 60, 180 days. For reliability analysis, warpage of package and equivalent creep stra...
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
솔더 조인트의 ANAND 모델의 특징은 무엇인가? | 솔더 조인트의 재료특성에 관한 ANAND 모델은 2가지 특징을 가지고 있다.13) 첫째, ANAND 모델에는 명확한 항복조건과 로딩/언로딩 기준이 없다. 또한 재료의 순간적 반응은 현재 상태에 따라 달라지며 소성 변형률은 모든 응력 값에서 발생한다고 가정하였다. 둘째, 변형 저항이라고 하는 내부 변수 “s”는 등가 응력에 비례한다. ANAND 모델을 위한 유동 방정식과 전개 방정식은 다음과 같다. | |
웨이퍼 레벨 패키지는 어떤 기기에 사용할 수 있는가? | 웨이퍼 레벨 패키지 (wafer level package, WLP)는 소형칩 사이즈와 작은 핀 수를 구현할 수 있어 이미지센서, 전력 관리 장치, 아날로그 장치 등에 적용되고 있다.1) WLP 신뢰성에 대한 연구는 주로 솔더 조인트(solder joint)를 대상으로 이루어지고 있는데 열적 피로(thermal fatigue)는 신뢰성에 영향을 미치는 가장 큰 인자이다. | |
임베딩 패키지의 솔더 조인트에서 발생한 토탈 변형에너지 밀도를 TC조건에 따라 나타낼 때, 알 수 있는 점은? | 또한 TC 사이클이 증가할수록 증가율이 크지 않아서 TC 사이클 초기에는 가장 큰 변형에너지 밀도가 발생하였지만 8회 사이클 이후에는 가장 낮은 변형에너지 밀도가 발생하였다. 즉, 에이징 시간이 증가할수록 TC에 따라 발생하는 변형에너지 밀도가 크게 증가하였다. 한편, 임베딩 패키지의 솔더 조인트와 일반 패키지의 솔더 조인트에서 발생한 변형에너지를 비교하면 임베딩 패키지의 솔더 조인트에서 크게 발생하였다. |
M. S. K. Rahim, T. Zhou, X. Fan, G. and Rupp, "Board level temperature cycling study of large array wafer level packages", Proc. 59th Electronic Components and Technology Conference (ECTC), USA, 898 (2009).
V. S. Milena, "Thermally induced deformations in die-substrate assembly", Theoret. Appl. Mech., 35(1-3), 305 (2008).
L. Wetz, J. White, and B. Keser, "Improvement in WL-CSP Reliability by Wafer Thinning", Proc. Electronic Components and Technology Conference (ECTC), 853, IEEE (2003).
A. Yeo, and C. Lee, "Flip Chip Solder Joint Reliability Analysis Using Viscoplastic and Elastic-Plastic-Creep Constitutive Models", IEEE Trans. On Comp. and Packag Tech., 29(2), 355 (2006).
C. S. Lau, M. Z. Abdullah, M. A. Mujeebu, N. M. D. Yusop, "Finite element analysis on the effect of solder joint geometry for the reliability of ball grid array assembly with flexible and rigid PCBs", Journal of Engineering Science and Technology, 9(1), 47 (2014).
L. Anand, "Constitutive Equations for the Rate-Dependent Deformation of Metals at Elevated Temperatures", Journal of Engineering Materials and Technology, Transactions of the ASME., 104(1), 12 (1982).
C. M. Hsu, A. D. Lin, J. H. and Kuang, "The Creep Parameters of SAC305 Unleaded Solders", Advances in Materials Science and Engineering, 1 (2013).
G. Z. Wang, Z. N. Cheng, K. Becker, and J. Wilde, "Applying Anand Model to Represent the Viscoplastic Deformation Behavior of Solder Alloys", Journal of Electronic Packaging, 123, 247 (2001).
L. Zhang, Z. Liu, and Y. Ji, "Anand constitutive model of lead-free solder joints in 3D IC device", Journal of Physics: Conference Series, 738, 1 (2016).
M. Motalab, "Determination of Anand constants for SAC Solders using Stress-Strain or Creep Data", Proc. 13th IEEE Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems (ITHERM), San Diego, 910 (2012).
L. Zhang, Z. Q. Liu, and Y. T. Ji, "Anand constitutive model of lead-free solder joints in 3D IC device", Journal of Physics: Conference Series, 738(1), 012050 (2016).
G. Z. Wang, Z. N. Cheng, K. Becker, and J. Wilde, "Applying Anand Model to Represent the Viscoplastic Deformation Behavior of Solder Alloys", Journal of Electronic Packaging, 123(3), 247 (2001).
L. Boettcher, S. Karaszkiwicz, D. Manessis, and A. Ostmann, "Embedded chip technology: Technologies, applications, and future developments", Proc. Additional Papers and Presentations, San Diego, 001223 (2012).
C. T. Ko, S. Chen, C. W. Chiang, T. Y. Kuo, Y. C. Shih, and Y. H. Chen, "Embedded active device packaging technology for next-generation chip-in-substrate package, CiSP", Proc. 56th Electronics Components and Technology Conference (ECTC), San Diego, 322, IEEE (2006).
L. Boettcher, D. Manessis, A. Ostmann, and H. Reichel, "Realization of system in package modules by embedding of chips", Proc. IMAPS Device Packaging, Scottsdale, 397 (2008).
H. W. Park, S. H. Cho, J. Kress, A. Bruderer, and N. Galster, "Dielectric composite material with good performance and process ability for embedding of active and passive components into PCBs", Proc. 63rd Electronic Components and Technology Conference (ECTC), Las Vegas, 1325, IEEE (2013).
D. H Park, and T. S Oh, "Reliability Characteristics of a Package- on-Package with Temperature/Humidity Test, Temperature Cycling Test, and High Temperature Storage Test", J. Microelectron. Packag. Soc., 23(3), 43 (2016).
X. J. Fan, B. Varia, and Q. Han, "Design and optimization of thermo-mechanical reliability in wafer level packaging", Microelectronics Reliability, 50, 536 (2010).
M. Motalab, "A Constitutive Model for Lead Free Solder Including Aging Effects and Its Application to Microelectronic Packaging", Degree of Doctor of Philosophy, Auburn University, 134 (2013).
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.