최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.22 no.8, 2018년, pp.1068 - 1075
최영식 (Department of Electronic Engineering, Pukyong National University) , 문대현 (Department of Electronic Engineering, Pukyong National University)
In this paper, a novel PLL has been proposed that reduces the size of the loop filter while suppressing spur by using a VCO with two inputs. Through the stability analysis according to the operating status, the PLL is designed to operate stably after the phase fixing. The capacitor of loop filter us...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
Feedfoward 루프를 사용한 디지털 위상고정루 프로 스퍼 크기를 줄였지만 문제는? | Feedfoward 루프를 사용한 디지털 위상고정루 프로 스퍼 크기를 줄였다[2]. 하지만 아주 복잡한 구조로 설계되어 있다. 또한 current modulator를 이용하여 루프필터에 흐르는 전류량을 조절하여 유효커패시턴스를 증가시킨 루프필터를 구현하였다[3]. | |
전류이득을 증배인자로 사용한 구조의 단점은? | 연산증폭기의 높은 전압이득을 통해 큰 증배인자를 얻어내는 구조[4]는 극점의 크기가 작아져 위상마진을 확보하는데 어려움이 있고, 공급전압이 낮아지는 추세에서 입력전압의 스윙에 의해 출력되는 노드의 전압이 공급전압에 의해 제한되기 때문에 증배 인자를 증가시키는데 한계가 있다. 전류이득을 증배인자로 사용한 self-biased capacitor multiplier를 사용한 구조[5]와 capacitor multiplier unit을 사용한 구조[6]는 전압증폭을 이용한 증배인자와 같은 증배인자를 얻기 위해서는 그만큼 많은 전류가 흘러야 하고 이는 전력소모를 증가시킨다. 전하 펌프에서 누설 전류 크기를 줄여서 스퍼 크기를 최소화하였다[7]. | |
연산증폭기의 높은 전압이득을 통해 큰 증배인자를 얻어내는 구조의 문제점은? | 밀러증배효과를 이용해 루프필터의 커패시터 크기를 줄이는 구조가 적용되었다[4-6]. 연산증폭기의 높은 전압이득을 통해 큰 증배인자를 얻어내는 구조[4]는 극점의 크기가 작아져 위상마진을 확보하는데 어려움이 있고, 공급전압이 낮아지는 추세에서 입력전압의 스윙에 의해 출력되는 노드의 전압이 공급전압에 의해 제한되기 때문에 증배 인자를 증가시키는데 한계가 있다. 전류이득을 증배인자로 사용한 self-biased capacitor multiplier를 사용한 구조[5]와 capacitor multiplier unit을 사용한 구조[6]는 전압증폭을 이용한 증배인자와 같은 증배인자를 얻기 위해서는 그만큼 많은 전류가 흘러야 하고 이는 전력소모를 증가시킨다. |
C. R Ho, and M. S. W. Chen, "A digital pll with feedforward multi-tone spur cancelation loop achieving <-73dBc fractional spur and <-100dBc reference spur in 65nm CMOS," Institute of electrical and electornics engineers journal of Solid-State Circuits, vol. 51, no. 12, pp. 3216-3230, Dec. 2016.
H. J. Kim and Y. S. Choi, "Electron spectroscopy studies on magneto-optical media and plastic substrate interfaces," Institute of Electronics Engineers of Korea Semiconductor and Devices, vol. 53, no. 4, pp. 136-141, Apr. 2016.
Y. Tang, M. Ismail and S. Bibyk, "Adaptive miller capacitor multiplier for compact on-chip PLL filter," Electronics Letters, vol. 39, no. 1, pp. 43-45, Jul. 2003.
I.-C. Hwang, "Area efficient and self-biased capacitor multiplier for on-chip loop filter," Electronics Letters, vol. 42, no. 24, pp. 1392-1393, Nov. 2006.
J. Choi, J. Pakr, W. kim and J. Laskar, "High multiplication factor capacitor multipier for an on -chip PLL loop filter," Electronics Letters, vol. 45, no. 5, pp. 239-240, Feb. 2009.
Z. Zhang, J. Yang, L. Liu, P. Feng, J. Liu, and N. Wu, "Source-switched charge pump with reverse leakage compensation technique for spur reduction of wideband PLL," Electronics Letters, vol. 52, no. 14, pp. 1211-1212, Jul. 2016.
C. Y. Yang and S. I. Liu, "Fast-swtiched frequency synthesizer with a discriminator-aided phase detector," Institute of electrical and electronics engineers journal Solid state, vol. 35, no. 10, pp. 1445-1452, Oct. 2000.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.