$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 유도성 기생성분에 의한 드레인전류 응답지연을 포함한 SOI MOSFET 고주파모델
Drain Current Response Delay High Frequency Model of SOI MOSFET with Inductive Parasitic Elements 원문보기

한국전자통신학회 논문지 = The Journal of the Korea Institute of Electronic Communication Sciences, v.13 no.5, 2018년, pp.959 - 964  

김규철 (목포해양대학교 해양메카트로닉스학부)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 고주파에서 동작하는 공핍형 SOI MOSFET의 드레인 전류가 유도성 기생성분에 의해서 응답지연이 일어나는 것을 처음으로 확인하였다. 공핍형 SOI MOSFET는 드레인전압 변동에 따른 드레인전류의 응답지연이 발생하기 때문에 일반적인 MOSFET 고주파모델로는 해석할 수가 없다. 이러한 응답지연은 non-quasi-static 효과로 설명될 수 있으며 SOI MOSFET에서는 일반적인 MOSFET에 비해 유도성 기생성분에 의해 응답지연이 크게 발생하게 된다. 본 논문에서 제시한 고주파모델을 이용하여 공핍형 SOI MOSFET의 드레인 응답지연을 잘 표현하는지 확인한다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, it was firstly confirmed that the drain current of the depleted SOI MOSFET operated in the high frequency response delay occurs by the inductive parasitic. Depleted SOI MOSFET cannot be applied as a conventional high-frequency MOSFET model because the response delay of the drain curre...

Keyword

#Z 파라미터   #고주파  

표/그림 (6)

AI 본문요약
AI-Helper 아이콘 AI-Helper

문제 정의

  • 본 논문에서는 SOI MOSFET의 고주파회로의 동작특성을 정확하게 예측하기 위해 유도성 기생성분에 의한 드레인 전류 응답지연을 확인하고 측정된 결과와 제안한 고주파모델을 비교하여 증명하도록 한다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
SOI (Sillicon-On-Insulator) 기술이란? SOI (Sillicon-On-Insulator) 기술은 실리콘 산화막 (SiO2)위에 MOSFET를 형성하는 것으로 각 소자와 소자사이가 절연되어 있어 기존의 Bulk MOSFET와 비교하여 MOSFET 소자와 기판 사이의 용량이 작아 누설전류 및 소자간의 잡음에 의한 영향이 작다[1, 2]. 또한 MOSFET의 동작 속도는 드레인 전류와 게이트와 드레인 및 소스 확산층간의 용량에 따라 결정되는데 SOI MOSFET 구조상 드레인과 소스 확산층 용량이 감소하기 때문에 문턱전압의 감소와 그에 따른 대기누설 전류의 증가 없이 동작 속도를 확보할 수 있다[3].
SOI MOSFET에서의 드레인 응답지연을 Tds 로 표현하여 고주파 모델에 적용했을 때 나타나는 단점은? Shimizu는 SOI MOSFET에서의 드레인 응답지연을 처음으로 발견하였으며 이 영향을 Tds 로 표현하여 고주파 모델에 적용하였다[7]. 하지만 이것은 MOS FET의 소자에 직렬로 연결되어있는 기생저항 및 유도성 기생성분에 의한 영향을 고려하지 않아 높은 주파수에서의 동작을 정확하게 예측하기 어려운 단점이 있다.
MOSFET의 동작 속도는 어떠한 것에 의해 결정되는가? SOI (Sillicon-On-Insulator) 기술은 실리콘 산화막 (SiO2)위에 MOSFET를 형성하는 것으로 각 소자와 소자사이가 절연되어 있어 기존의 Bulk MOSFET와 비교하여 MOSFET 소자와 기판 사이의 용량이 작아 누설전류 및 소자간의 잡음에 의한 영향이 작다[1, 2]. 또한 MOSFET의 동작 속도는 드레인 전류와 게이트와 드레인 및 소스 확산층간의 용량에 따라 결정되는데 SOI MOSFET 구조상 드레인과 소스 확산층 용량이 감소하기 때문에 문턱전압의 감소와 그에 따른 대기누설 전류의 증가 없이 동작 속도를 확보할 수 있다[3]. 게다가 MOSFET 소자와 기판이 완전히 분리되어 있어 대기누설 전류의 하나인 접합누설 전류도 크게 감소되어 SOI MOSFET를 고주파회로에 적용하게 되면 기존에 MOSFET를 사용한 것보다 고성능, 고효율, 저잡음의 특징을 가질 수 있다[4, 5].
질의응답 정보가 도움이 되었나요?

참고문헌 (9)

  1. G. Kim, "Accurate parameter extraction method for FD-SOI MOSFETs RF small-signal model including non-quasi-static effects," J. of the Korea Institute of Maritime information & Communication Sciences, vol. 11, no. 10, 2007, pp. 1910-1915. 

  2. G. Kim, "Extraction and Analysis of Dual Gate FET Noise Parameter for High Frequency Modeling," J. of the Korea Institute of Electronic Communication Sciences, vol. 8, no. 11, 2013, pp. 11633-1640. 

  3. B. Lee, "Organic Transistor Characteristics with Electrode Structures," J. of the Korea Institute of Electronic Communication Sciences, vol. 8, no. 1, 2013, pp. 93-98. 

    원문보기 상세보기 crossref

  4. J. Song, K. Lee, and S. Park, " $0.11{\mu}m$ Low Power broadband LNA design for 3G/4G LTE environment," J. of the Korea Institute of Electronic Communication Sciences, vol. 9, no. 9, 2014, pp. 1027-1034. 

  5. G. Kim, "Analysis and extraction method of noise parameters for short channel MOSFET thermal noise modeling," J. of the Korea Institute of Maritime information & Communication Sciences, vol. 13, no. 12, 2009, pp. 2655-2661. 

  6. J. Raskin, R Gillon, J. Chen, D. Janvier, and J. Colinge, "Accurate SOI MOSFET Characterization at Microwave Frequencies for Device Performance Optimization and for Device Performance Optimization and Analog Modeling," IEEE. Trans. on Electron devices, vol. 45, no. 5, 1998, pp. 1017-1024. 

  7. Y. Shimizu, G. Kim, B. Murakami, K. Ueda, Y. Utsurogi,S. Cha, T. Matsuoka, and K. Taniguchi "Drain current response delay of FD-SOI MOSFETs in RF operation," IEICE Electronics Express, vol. 1, no. 16, Nov. 2004, pp. 518-522. 

    상세보기 crossref

  8. G. Kim, Y. Shimizu, B. Murakami, M. Goto, K. Ueda, T. Kihara, T. Matsuoka, and K. Taniguchi, "Small-Signal and Noise Model of FD-SOI MOS Devices for Low Noise Amplifier," Japan, J. of Applied Physics, vol. 45, no. 9A, Sep. 2006, pp. 2655-2661. 

  9. G. Kim, "Study on the High Precision RF Analog CMOS Circuit Design," Doctor's Thesis, Osaka University Graduate School of Engineering, 2007. 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

FREE

Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로