최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국전자통신학회 논문지 = The Journal of the Korea Institute of Electronic Communication Sciences, v.13 no.5, 2018년, pp.959 - 964
In this paper, it was firstly confirmed that the drain current of the depleted SOI MOSFET operated in the high frequency response delay occurs by the inductive parasitic. Depleted SOI MOSFET cannot be applied as a conventional high-frequency MOSFET model because the response delay of the drain curre...
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
SOI (Sillicon-On-Insulator) 기술이란? | SOI (Sillicon-On-Insulator) 기술은 실리콘 산화막 (SiO2)위에 MOSFET를 형성하는 것으로 각 소자와 소자사이가 절연되어 있어 기존의 Bulk MOSFET와 비교하여 MOSFET 소자와 기판 사이의 용량이 작아 누설전류 및 소자간의 잡음에 의한 영향이 작다[1, 2]. 또한 MOSFET의 동작 속도는 드레인 전류와 게이트와 드레인 및 소스 확산층간의 용량에 따라 결정되는데 SOI MOSFET 구조상 드레인과 소스 확산층 용량이 감소하기 때문에 문턱전압의 감소와 그에 따른 대기누설 전류의 증가 없이 동작 속도를 확보할 수 있다[3]. | |
SOI MOSFET에서의 드레인 응답지연을 Tds 로 표현하여 고주파 모델에 적용했을 때 나타나는 단점은? | Shimizu는 SOI MOSFET에서의 드레인 응답지연을 처음으로 발견하였으며 이 영향을 Tds 로 표현하여 고주파 모델에 적용하였다[7]. 하지만 이것은 MOS FET의 소자에 직렬로 연결되어있는 기생저항 및 유도성 기생성분에 의한 영향을 고려하지 않아 높은 주파수에서의 동작을 정확하게 예측하기 어려운 단점이 있다. | |
MOSFET의 동작 속도는 어떠한 것에 의해 결정되는가? | SOI (Sillicon-On-Insulator) 기술은 실리콘 산화막 (SiO2)위에 MOSFET를 형성하는 것으로 각 소자와 소자사이가 절연되어 있어 기존의 Bulk MOSFET와 비교하여 MOSFET 소자와 기판 사이의 용량이 작아 누설전류 및 소자간의 잡음에 의한 영향이 작다[1, 2]. 또한 MOSFET의 동작 속도는 드레인 전류와 게이트와 드레인 및 소스 확산층간의 용량에 따라 결정되는데 SOI MOSFET 구조상 드레인과 소스 확산층 용량이 감소하기 때문에 문턱전압의 감소와 그에 따른 대기누설 전류의 증가 없이 동작 속도를 확보할 수 있다[3]. 게다가 MOSFET 소자와 기판이 완전히 분리되어 있어 대기누설 전류의 하나인 접합누설 전류도 크게 감소되어 SOI MOSFET를 고주파회로에 적용하게 되면 기존에 MOSFET를 사용한 것보다 고성능, 고효율, 저잡음의 특징을 가질 수 있다[4, 5]. |
G. Kim, "Accurate parameter extraction method for FD-SOI MOSFETs RF small-signal model including non-quasi-static effects," J. of the Korea Institute of Maritime information & Communication Sciences, vol. 11, no. 10, 2007, pp. 1910-1915.
G. Kim, "Extraction and Analysis of Dual Gate FET Noise Parameter for High Frequency Modeling," J. of the Korea Institute of Electronic Communication Sciences, vol. 8, no. 11, 2013, pp. 11633-1640.
J. Song, K. Lee, and S. Park, " $0.11{\mu}m$ Low Power broadband LNA design for 3G/4G LTE environment," J. of the Korea Institute of Electronic Communication Sciences, vol. 9, no. 9, 2014, pp. 1027-1034.
G. Kim, "Analysis and extraction method of noise parameters for short channel MOSFET thermal noise modeling," J. of the Korea Institute of Maritime information & Communication Sciences, vol. 13, no. 12, 2009, pp. 2655-2661.
J. Raskin, R Gillon, J. Chen, D. Janvier, and J. Colinge, "Accurate SOI MOSFET Characterization at Microwave Frequencies for Device Performance Optimization and for Device Performance Optimization and Analog Modeling," IEEE. Trans. on Electron devices, vol. 45, no. 5, 1998, pp. 1017-1024.
Y. Shimizu, G. Kim, B. Murakami, K. Ueda, Y. Utsurogi,S. Cha, T. Matsuoka, and K. Taniguchi "Drain current response delay of FD-SOI MOSFETs in RF operation," IEICE Electronics Express, vol. 1, no. 16, Nov. 2004, pp. 518-522.
G. Kim, Y. Shimizu, B. Murakami, M. Goto, K. Ueda, T. Kihara, T. Matsuoka, and K. Taniguchi, "Small-Signal and Noise Model of FD-SOI MOS Devices for Low Noise Amplifier," Japan, J. of Applied Physics, vol. 45, no. 9A, Sep. 2006, pp. 2655-2661.
G. Kim, "Study on the High Precision RF Analog CMOS Circuit Design," Doctor's Thesis, Osaka University Graduate School of Engineering, 2007.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.