[논문]SONOS NAND 플래시 메모리 소자에서의 Lateral Charge Migration에 의한 소자 안정성 연구

성재영; 정준교; 이가원

SONOS NAND 플래시 메모리 소자에서의 Lateral Charge Migration에 의한 소자 안정성 연구
Reliability Analysis by Lateral Charge Migration in Charge Trapping Layer of SONOS NAND Flash Memory Devices 원문보기

반도체디스플레이기술학회지 = Journal of the semiconductor & display technology, v.18 no.4, 2019년, pp.138 - 142

성재영 (충남대학교 전자공학과) , 정준교 (충남대학교 전자공학과) , 이가원 (충남대학교 전자공학과)

Abstract ▼ AI-Helper

As the NAND flash memory goes to 3D vertical Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) structure, the lateral charge migration can be critical in the reliability performance. Even more, with miniaturization of flash memory cell device, just a little movement of trapped charge can cause reliability problems. In this paper, we propose a method of predicting the trapped charge profile in the retention mode. Charge diffusivity in the charge trapping layer (Si3N4) was extracted experimentally, and the effect on the trapped charge profile was demonstrated by the simulation and experiment.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 3D NAND flash 메모리 소자의 신뢰성을 향상시킬 수 있는 방법으로 lateral charge migration의 정량 지표로 electron diffusivity 추출과 이를 기반으로 한전하 분포 시뮬레이션 및 실험 결과를 제시하였다. Lateral migration 정도를 평가할 수 있는 mesh-type의 SONOS capacitor를 제작하고 프로그램한 뒤 retention mode에서의 전하 손실을 분석하여 charge의 diffusivity를 추출하였고 이를 기반으로 전하 분포를 도시화하였다.
본 연구에서는 SONOS구조의 mesh-type capacitor를 제작하고 프로그램 된 상태에서 전하 손실 측정을 통해 lateral charge migration에 대한 diffusivity를 추출하였으며 구해진 diffusivity를 이용해 trapped charge 분포를 시뮬레이션 하였다. 특히 본 논문에서는 셀 간 space 영역에 축적된 전하에 의한 소자 안정성 문제를 실험과 시뮬레이션을 통해 확인하고자 하였다. 향후 셀 간 간격이 지속적으로 축소 되는 상황에서 본 논문에서 제시한 바와 같이 lateral charge migration의 정도를 정량적으로 지표화 할 수 있는 diffusivity를 추출할 수 있다면 lateral charge migration에 의한 메모리 성능의 안정성 평가가 효율적으로 이루어질 수 있을 것이다.

제안 방법

본 논문에서는 3D NAND flash 메모리 소자의 신뢰성을 향상시킬 수 있는 방법으로 lateral charge migration의 정량 지표로 electron diffusivity 추출과 이를 기반으로 한전하 분포 시뮬레이션 및 실험 결과를 제시하였다. Lateral migration 정도를 평가할 수 있는 mesh-type의 SONOS capacitor를 제작하고 프로그램한 뒤 retention mode에서의 전하 손실을 분석하여 charge의 diffusivity를 추출하였고 이를 기반으로 전하 분포를 도시화하였다. 특히 본 논문에서는 셀 간 space 영역에 축적된 전하에 의해서 프로그램된 셀과 소거된 셀의 전기적 특성이 영향을 받을 수 있음을 실험과 시뮬레이션을 통해 모두 확인하였다.
2(b)는 mesh-type 패터닝을 위해 사용된 게이트 mask이다. Mesh-type의 경우 lateral chargemigration에 의한 안정성 평가의 최적 조건을 찾기 위해 space 간격을 달리하는 소자들을 제작하였다.
Perimeter 비율이 큰 mesh-type pattern 소자와 동일 면적의 square-type pattern에 동일한 프로그램 전압을 가한 후 retention mode에서 flat band voltage (VFB)를 시간에 따라 측정하였다. Program과 erase는 Hewlett Packard 41501A pulse generator를 사용하였고 VFB는 Hewlett Packard 4284A precision LCR meter를 이용해 C-V 곡선을 측정하여 추출하였다.
LPCVD공정을 이용해 CTL로 15 nm 두께의 Si3N4와 blocking oxide로 15 nm 두께의 SiO2를 증착했다. RF sputter를 사용해 게이트에 Titanum 100nm를 증착하고 gate 형성을 위한 lithography와 etch를 진행하였다. 마지막으로 Body전극으로 Aluminum을 100 nm 두께로 증착시켰다.
데이터가 소거된 erased cell에서의 space 전하 양에 따른 전기적 특성 평가를 위해 반복적인 program을 통해 셀 간 space 영역에 전하를 축적 시킨 후 erase 동작을 통해 게이트 영역 아래 전하를 모두 소거시킨 상태에서의 ΔVFB를 측정하였다.
본 연구에서는 SONOS구조의 mesh-type capacitor를 제작하고 프로그램 된 상태에서 전하 손실 측정을 통해 lateral charge migration에 대한 diffusivity를 추출하였으며 구해진 diffusivity를 이용해 trapped charge 분포를 시뮬레이션 하였다. 특히 본 논문에서는 셀 간 space 영역에 축적된 전하에 의한 소자 안정성 문제를 실험과 시뮬레이션을 통해 확인하고자 하였다.
셀 간 space 영역에 축적된 전하의 양에 따라 프로그램 된 셀의 트랩 전하 프로파일이 달라질 수 있음을 실험적 으로 확인하기 위해 mesh-type 셀을 program 시킨 후 75℃ 에서 1시간동안 ΔVFB 양을 측정하였다.
이 때 n0는 프로그램 한 직후의 charge density, W는 소자의 gate length, t는 retention 시간, D는 electron diffusivity이며 n은 diffusion이 진행 된 후의 charge density이다. 소자를 제작하고 retention mode에 서의 V_FB를 시간에 따라 측정하였으며 이러한 경향과 일치하는 전하 분포를 설명할 수 있는 D값을 Si₃N₄ 내에서의 charge (electron) diffusivity로 정하였다.

대상 데이터

기판은 p-type silicon을 사용하였고 tunneling oxide는 7 nm 두께의 SiO2를 dry oxidation으로 형성시켰다. LPCVD공정을 이용해 CTL로 15 nm 두께의 Si3N4와 blocking oxide로 15 nm 두께의 SiO2를 증착했다. RF sputter를 사용해 게이트에 Titanum 100nm를 증착하고 gate 형성을 위한 lithography와 etch를 진행하였다.
Perimeter 비율이 큰 mesh-type pattern 소자와 동일 면적의 square-type pattern에 동일한 프로그램 전압을 가한 후 retention mode에서 flat band voltage (VFB)를 시간에 따라 측정하였다. Program과 erase는 Hewlett Packard 41501A pulse generator를 사용하였고 VFB는 Hewlett Packard 4284A precision LCR meter를 이용해 C-V 곡선을 측정하여 추출하였다. 이러한 조건 하에서 시간에 따른 VFB shift(ΔVFB)를 설명 할 수 있는 charge distribution으로 아래와 같은 분포식을 사용하였다.
본 실험에서는 tunneling oxide, nitride (CTL), blocking oxide, gate 구조의 SONOS-type capacitor를 제작했다. 기판은 p-type silicon을 사용하였고 tunneling oxide는 7 nm 두께의 SiO2를 dry oxidation으로 형성시켰다. LPCVD공정을 이용해 CTL로 15 nm 두께의 Si3N4와 blocking oxide로 15 nm 두께의 SiO2를 증착했다.
본 실험에서는 tunneling oxide, nitride (CTL), blocking oxide, gate 구조의 SONOS-type capacitor를 제작했다. 기판은 p-type silicon을 사용하였고 tunneling oxide는 7 nm 두께의 SiO2를 dry oxidation으로 형성시켰다.

이론/모형

2(a)는 제작된 소자의 모식도이다. 게이트 패턴의 경우 vertical charge migration이 주로 일어나는 기존의 squaretype pattern과 함께 lateral charge migration이 일어날 수 있도록 게이트 둘레(perimeter)의 길이를 크게 증가시킨 mesh-type pattern을 함께 사용하였다. Fig.

성능/효과

Lateral migration 정도를 평가할 수 있는 mesh-type의 SONOS capacitor를 제작하고 프로그램한 뒤 retention mode에서의 전하 손실을 분석하여 charge의 diffusivity를 추출하였고 이를 기반으로 전하 분포를 도시화하였다. 특히 본 논문에서는 셀 간 space 영역에 축적된 전하에 의해서 프로그램된 셀과 소거된 셀의 전기적 특성이 영향을 받을 수 있음을 실험과 시뮬레이션을 통해 모두 확인하였다. 향후 셀 간 간격이 지속적으로 축소되는 상황에서 lateral migration의 정도를 정량적으로 지표화 할 수 있는diffusivity를 추출하고 이를 기반으로 메모리 소자의 동작 안정성을 예측하여 소자 개발이 이루어진다면 더욱 효율적인 제품 생산이 가능할 것으로 기대된다.

후속연구

그 중 data retention 특성은 메모리에 데이터를 저장하고 얼마나 오랫동안 데이터 손실 없이 유지할 수 있는지를 나타내는 중요한 지표이다. 따라서 lateral charge migration의 정도를 예측 하고 이로 인한 data retention 특성 열화를 정량적으로 평가할 수 있다면 3D 메모리 신뢰성 개선에 매우 유용할 것이다.
특히 본 논문에서는 셀 간 space 영역에 축적된 전하에 의한 소자 안정성 문제를 실험과 시뮬레이션을 통해 확인하고자 하였다. 향후 셀 간 간격이 지속적으로 축소 되는 상황에서 본 논문에서 제시한 바와 같이 lateral charge migration의 정도를 정량적으로 지표화 할 수 있는 diffusivity를 추출할 수 있다면 lateral charge migration에 의한 메모리 성능의 안정성 평가가 효율적으로 이루어질 수 있을 것이다.
특히 본 논문에서는 셀 간 space 영역에 축적된 전하에 의해서 프로그램된 셀과 소거된 셀의 전기적 특성이 영향을 받을 수 있음을 실험과 시뮬레이션을 통해 모두 확인하였다. 향후 셀 간 간격이 지속적으로 축소되는 상황에서 lateral migration의 정도를 정량적으로 지표화 할 수 있는diffusivity를 추출하고 이를 기반으로 메모리 소자의 동작 안정성을 예측하여 소자 개발이 이루어진다면 더욱 효율적인 제품 생산이 가능할 것으로 기대된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	3D 구조의 메모리의 장점은?	이에 집적도 향상을 위해 소자의 스케일링 다운이 지속되었고 최근에는 2D 구조의 한계를 넘기 위해 채널을 수직으로 형성시킨 3D Silicon-OxideNitride-Oxide-Silicon (SONOS) 구조의 NAND 플래시 메모리가 등장하였다. 3D 구조의 메모리는 2D 구조를 사용할 때 보다 집적도 측면에서 급격한 향상을 보였지만 구조상의 차이로 인해 신뢰성 부분에서 이전에는 고려하지 않아도 되었던 새로운 문제가 발생되었다 [1] [2]. Fig.
	본 실험의 SONOS구조는 어떻게 제작되었는가?	본 실험에서는 tunneling oxide, nitride (CTL), blocking oxide, gate 구조의 SONOS-type capacitor를 제작했다. 기판은 p-type silicon을 사용하였고 tunneling oxide는 7 nm 두께의 SiO2를 dry oxidation으로 형성시켰다. LPCVD공정을 이용해 CTL로 15 nm 두께의 Si3N4와 blocking oxide로 15 nm 두께의 SiO2를 증착했다. RF sputter를 사용해 게이트에 Titanum 100nm를 증착하고 gate 형성을 위한 lithography와 etch를 진행하였다. 마지막으로 Body전극으로 Aluminum을 100 nm 두께로 증 착시켰다.
	data retention 특성이란?	플래시 메모리의 신뢰성을 나타내는 지표로는 data retention, program/erase endurance, noise 등이 있다. 그 중 data retention 특성은 메모리에 데이터를 저장하고 얼마나 오랫동안 데이터 손실 없이 유지할 수 있는지를 나타내는 중요한 지표이다. 따라서 lateral charge migration의 정도를 예측 하고 이로 인한 data retention 특성 열화를 정량적으로 평가할 수 있다면 3D 메모리 신뢰성 개선에 매우 유용할 것이다.

참고문헌 (7)

A.S. Spinelli, C.M. Compagnoni and A.L. Lacaita, "Reliability of NAND flash memories : Planar cells and emerging issues in 3D devices", Computers 6.2, 2017.

상세보기
A. Maconi, A. Arreghini, C.M. Compagnoni, A.S. Spinelli, J. Van Houdt and A.L. Lacaita, "Comprehensive investigation of the impact of lateral charge migration on retention performance of planar and 3D SONOS devices", Solid-State Electronics, 2012.
E.W. Lim and R. Ismail, "Conduction mechanism of valence change resistive switching memory : a survey", Electronics, 2015.
S. H. Kim, S. D. Yang, J. S. Kim, J. K. Jeong, H. D. Lee and G. W. Lee, "Charge spreading effect of stored charge on retention characteristics in SONOS NAND Flash memory devices", Transactions on Electrical and Electronic Materials, pp. 1863-186, 2015.
C. Woo, S. Kim, J. Park, D. Lee, M. Kang and H. Shin, "Modeling of lateral migration mechanism during the retention operation in 3D NAND flash memories." IEEE 2019 Electron Devices Technology and Manufacturing Conference, 2019.
A. Grossi, C. Zambelli and P. Olivio, "Reliability of 3D NAND flash memories", 3D Flash Memories, pp. 29-62, 2016.
M. Menard and R.W. Paynter, "Fick's law of diffusion depth profiles applied to the degradation of oxidized polystyrene during ARXPS analysis", Surface and Interface Analysis : An International Journal devoted to the development and application of techniques for the analysis of surfaces, interfaces and thin films, 2005.

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

SONOS NAND 플래시 메모리 소자에서의 Lateral Charge Migration에 의한 소자 안정성 연구
Reliability Analysis by Lateral Charge Migration in Charge Trapping Layer of SONOS NAND Flash Memory Devices 원문보기

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

대상 데이터

이론/모형

성능/효과

후속연구

질의응답

참고문헌 (7)

이 논문을 인용한 문헌

저자의 다른 논문 :

연구과제 타임라인

관련 콘텐츠

원문 보기

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

SONOS NAND 플래시 메모리 소자에서의 Lateral Charge Migration에 의한 소자 안정성 연구 Reliability Analysis by Lateral Charge Migration in Charge Trapping Layer of SONOS NAND Flash Memory Devices 원문보기

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

대상 데이터

이론/모형

성능/효과

후속연구

질의응답

참고문헌 (7)

이 논문을 인용한 문헌

저자의 다른 논문 :

이가원 (57)

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

관련 콘텐츠

원문 보기

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

SONOS NAND 플래시 메모리 소자에서의 Lateral Charge Migration에 의한 소자 안정성 연구
Reliability Analysis by Lateral Charge Migration in Charge Trapping Layer of SONOS NAND Flash Memory Devices 원문보기

AI 본문요약
AI-Helper