[논문]소형 밀리미터파 추적 레이다용 고속 실시간 신호처리기 개발

김홍락; 박승욱; 우선걸; 김윤진

doi:10.7236/jiibc.2019.19.1.9

소형 밀리미터파 추적 레이다용 고속 실시간 신호처리기 개발
Development of High-Speed Real-Time Signal Processing Unit for Small Millimeter-wave Tracking Radar 원문보기

The journal of the institute of internet, broadcasting and communication : JIIBC, v.19 no.1, 2019년, pp.9 - 14

김홍락 (LIG넥스원(주) 감시정찰연구소) , 박승욱 (LIG넥스원(주) 감시정찰연구소) , 우선걸 (LIG넥스원(주) 감시정찰연구소) , 김윤진 (LIG넥스원(주) 감시정찰연구소)

초록
AI-Helper

소형 밀리미터파 추적 레이다는 저속으로 기동 중인 큰 RCS를 갖는 바다위의 함정 표적에 대하여 TWS(Track While Scan) 방식을 통하여 실시간으로 표적을 탐색, 탐지 하여 추적하는 펄스 방식의 레이더이다. 본 논문에서는 저속으로 기동을 하지만 채프, 디코이 등 다양한 기만체를 운영하는 함정 표적에 대하여 LPRF와 DBS, 및 HRR 신호처리 기법을 통하여 표적 정보를 획득하고 추적하기 위하여 고속의 CPU가 탑재된 보드 개발과 표적정보를 실시간 처리하기 위하여 FPGA(Field Programmable Gate Array)를 활용하여 실시간 FFT 연산이 가능한 DFT(Discrete Fourier Transform) 모듈 설계를 포함한 신호처리기 구조를 설계하고 성능시험을 통해 구현한 신호처리기를 검증하였다.

Abstract ▼ AI-Helper

A small millimeter-wave tracking radar is a pulse-based radar that searches, detects, and tracks a target in real time through a TWS (Track While Scan) method for a traps target on the sea with a large RCS running at low speed. It is necessary to develop a board equipped with a high-speed CPU to acquire and track target information through LPRF, DBS, and HRR signal processing techniques for a trap target operating various kinds of dexterous objects such as chaff and decoy, We designed a signal processor structure including DFT (Discrete Fourier Transform) module design that can perform real - time FFT operation using FPGA (Field Programmable Gate Array) and verified the signal processor implemented through performance test.

주제어

표/그림 (13)

그림 그림 1. 신호처리기 블록도 Fig. 1. Signal Processing Unit Block Diagram
그림 그림 2. 수신신호입력부 Fig. 2. Receive signal input section
표 표 1. 신호처리기 주요 사양 Table 1. Signal Processing Unit Main Spec.
그림 그림 3. 디지털 하향 변환 모듈 Fig. 3. Digital Down Conversion Module
그림 그림 4. 펄스 압축 개념도 Fig. 4. Pulse Compression Conceptual diagram
그림 그림 5. 정합 필터 설계 Fig. 5. Matched filter design
그림 그림 6. 펄스 압축 시뮬레이션 결과 Fig. 6. Pulse Compression Simulation Result
그림 그림 7. 신호처리기 설계 블록도 Fig. 7. Signal Processing Unit Design Diagram
그림 그림 8. 신호처리기 형상 Fig. 8. Signal Processing Unit shape
그림 그림 9. 신호처리기 시험 구성 Fig. 9. Signal Processing Unit Test Configuration
표 표 2. 신호처리기 HW 설계 Table 2. Signal Processing Unit Hard Ware Design
그림 그림 10. 펄스압축 시험 Fig. 10. Pulse Compression Test
표 표 3. 선형성 오차 측정 결과 Table 3. Test result of linearity error

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 소형 밀리미터파 추적 레이다용 고속 실시간 신호처리기를 개발하였다. 연산량 분석을 통하여 1.
본 논문에서는 신호처리기가 적용되는 밀리미터파 소형 레이다의 사양에 대하여 설명하고 많은 데이터를 실시간 처리하기 위한 고속 프로세서와 FPGA를 포함하는 하드웨어 설계와 펌웨어 설계에 대하여 설명을 하고 끝으로 모의표적 신호를 이용한 시험 결과를 제시한다.
본 연구에서는 DBS와 같은 영상처리가 가능한 소형 경량화 신호처리기 개발을 위해서는 고속의 멀티코어 프로세서가 필요로 하여 PPC(PowerPC)를 적용하여 하나의 CPU로 많은 량의 연산을 실시간으로 처리하도록 설계 하였다.

제안 방법

0GHz Core Clock을 가지는 E2V(社) PowerPC QorIQ P2080로 선정을 하였고, DDR3 메모리, Flash 메모리, DPRAM 및 FPGA를 선정하였다. FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale 로 선정을 하였다. 아날로그 4채널 입력은 전용 콤보 마이크로 D-SUB 컨넥터를 적용하였고, 시스템 클럭 수신을 위해서 Right Angle SMA 컨넥터를 적용, 외부로 Raw 데이터를 고속으로 보내기 위한 SRIO를 적용, 외부와 고속통신 및 안정적인 전원공급을 위하여 VPX 컨넥터 적용, 자체점검 및 프로그램 Update 등을 위하여 JTAG 포트를 적용 설계하였다.
0GHz Core Clock을 가지는 E2V(社) PowerPC QorIQ P2080로 설계 제작 하였고, DDR3 메모리, Flash 메모리, DPRAM 및 FPGA를 선정하였다. FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale 로 설계 제작 하였다. 기존과 달리 PPC 선정, DDC, 펄스 압축을 FPGA로 구현함으로써 하나의 보드로 구현을 하였다.
그림 3은 FPGA에서 구현된 DDC 모듈의 블록도이다. MATLAB에서 제공하는 System Generator를 이용하여 DDC 설계를 진행하였고 DDC 시뮬레이션 결과를 통하여 필터의 계수값을 적용하여 구현하였다. 수신 신호는 ADC에서 14bit의 OO MHz로 sampling 되고, DDC에서 O.
[1] 수신신호의 입력과 분리를 위하여 1:1 Transformer를 적용하였고 ADC의 RC 회로 모델링을 통하여 임피던스 매칭 설계를 하였다.
^[4] 또한 coherent 시스템에서는 펄스 압축을 CPU에서 처리하기도 한다.^[1][2][5][6] 본 연구에서는 CPU의 연산량 부담을 줄이고 보다 빠른 디지털 펄스 압축을 위하여 FPGA에서 구현을 하였다. 또한 탐지거리에 따라 가변 송신 펄스폭을 활용하여 동일한 시스템 규격에서 탐지거리를 향상시켰다.
그림 5는 FPGA를 이용하여 FIR 필터를 적용한 정합 필터 구현으로 XILINX 사의 VIVADO를 이용하여 통합 설계를 진행 하였다. 각 FIR Filter Core 3개를 사용하여 세가지 송신펄스 폭에 대한 펄스 압축을 구현하였다. 제일 짧은 펄스폭에 대하여 MPRF Mode를 함께 구현되었다.
FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale 로 설계 제작 하였다. 기존과 달리 PPC 선정, DDC, 펄스 압축을 FPGA로 구현함으로써 하나의 보드로 구현을 하였다. 또한 전용 시험장비를 구성하여 성능 시험을 통하여 결과를 확인하였다.
본 연구에서는 DBS와 같은 영상처리가 가능한 소형 경량화 신호처리기 개발을 위해서는 고속의 멀티코어 프로세서가 필요로 하여 PPC(PowerPC)를 적용하여 하나의 CPU로 많은 량의 연산을 실시간으로 처리하도록 설계 하였다. 또한 CPU의 연산량의 한계를 극복하기 위하여 FPGA를 활용하여 병렬처리를 함께 수행한다. FPGA에는 디지털 필터 설계, 디지털 주파수 하향 변환 설계, 광대역 채널 선택 기술을 구현하고 CPU에서는 표적 신호 탐지 및 추적 알고리즘을 구현함으로써 실시간 신호처리가 가능하도록 설계하였다.
기존과 달리 PPC 선정, DDC, 펄스 압축을 FPGA로 구현함으로써 하나의 보드로 구현을 하였다. 또한 전용 시험장비를 구성하여 성능 시험을 통하여 결과를 확인하였다.
^[1][2][5][6] 본 연구에서는 CPU의 연산량 부담을 줄이고 보다 빠른 디지털 펄스 압축을 위하여 FPGA에서 구현을 하였다. 또한 탐지거리에 따라 가변 송신 펄스폭을 활용하여 동일한 시스템 규격에서 탐지거리를 향상시켰다.
제한된 송신 펄스의 첨두 전력에 대하여 송신 펄스 폭을 넓히고 펄스 압축을 통하여 신호 분해능과 신호대 잡음비를 높여 탐지거리를 확장한다. 먼거리, 중간거리, 단거리에 따른 송신 펄스 폭을 달리 함으로써 탐지거리와 추적성능을 동시에 만족하도록 FPGA에서 펄스 압축 모듈을 설계 하였다. 그림 4는 Time Domain 에서의 펄스 압축에 대한 개념도를 보여주고 있다.
수신신호입력부는 수신부로부터 OOMHz의 IF 신호를 입력받아 디지털변환부로 전달하는 역할을 하며 수신신호 입력단 분리를 위하여 1:1 Transformer를 적용하였고 ADC의 RC 회로 모델링을 통하여 임피던스 매칭 설계를 하였다. 그림 2는 수신신호입력부의 회로도이며 입력되는 수신신호의 주파수와 임피던스 매칭을 고려하여 저항값을 선정하게 된다.
표 3은 선형성 오차 측정 결과이다. 신호 발생기 출력 신호를 4채널 동시 연결하여 CW 신호를 공급하고 결과분석 시 I, Q 데이터를 complex FFT를 취하여 확인하였다. 규격을 만족함을 알 수 있다.
FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale 로 선정을 하였다. 아날로그 4채널 입력은 전용 콤보 마이크로 D-SUB 컨넥터를 적용하였고, 시스템 클럭 수신을 위해서 Right Angle SMA 컨넥터를 적용, 외부로 Raw 데이터를 고속으로 보내기 위한 SRIO를 적용, 외부와 고속통신 및 안정적인 전원공급을 위하여 VPX 컨넥터 적용, 자체점검 및 프로그램 Update 등을 위하여 JTAG 포트를 적용 설계하였다. 외부 구성품들과의 인터페이스는 RS422 통신과 LVDS로 구성되었다.
본 논문에서는 소형 밀리미터파 추적 레이다용 고속 실시간 신호처리기를 개발하였다. 연산량 분석을 통하여 1.0GHz Core Clock을 가지는 E2V(社) PowerPC QorIQ P2080로 설계 제작 하였고, DDR3 메모리, Flash 메모리, DPRAM 및 FPGA를 선정하였다. FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale 로 설계 제작 하였다.
각 FIR Filter Core 3개를 사용하여 세가지 송신펄스 폭에 대한 펄스 압축을 구현하였다. 제일 짧은 펄스폭에 대하여 MPRF Mode를 함께 구현되었다.
제한된 송신 펄스의 첨두 전력에 대하여 송신 펄스 폭을 넓히고 펄스 압축을 통하여 신호 분해능과 신호대 잡음비를 높여 탐지거리를 확장한다. 먼거리, 중간거리, 단거리에 따른 송신 펄스 폭을 달리 함으로써 탐지거리와 추적성능을 동시에 만족하도록 FPGA에서 펄스 압축 모듈을 설계 하였다.
하나의 보드에 PPC와 FPGA를 중심으로 전원부, 외부 인터페이스와 내부 인터페이스 및 인터페이스용 IC부품을 배치하여 하나의 보드에 제작을 하였다. 그림 9는 신호처리기를 시험하기 위한 시험 구성도이다.

대상 데이터

그림 7과 표 2에서 신호처리기의 연산량 분석을 통하여 1.0GHz Core Clock을 가지는 E2V(社) PowerPC QorIQ P2080로 선정을 하였고, DDR3 메모리, Flash 메모리, DPRAM 및 FPGA를 선정하였다. FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale 로 선정을 하였다.
아날로그 4채널 입력은 전용 콤보 마이크로 D-SUB 컨넥터를 적용하였고, 시스템 클럭 수신을 위해서 Right Angle SMA 컨넥터를 적용, 외부로 Raw 데이터를 고속으로 보내기 위한 SRIO를 적용, 외부와 고속통신 및 안정적인 전원공급을 위하여 VPX 컨넥터 적용, 자체점검 및 프로그램 Update 등을 위하여 JTAG 포트를 적용 설계하였다. 외부 구성품들과의 인터페이스는 RS422 통신과 LVDS로 구성되었다. 그리고 PPC의 전원공급을 위한 주변회로들로 구성된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	수신신호입력부의 역할은?	수신신호입력부는 수신부로부터 OOMHz의 IF 신호 를 입력받아 디지털변환부로 전달하는 역할을 하며 수신 신호 입력단 분리를 위하여 1:1 Transformer를 적용하였 고 ADC의 RC 회로 모델링을 통하여 임피던스 매칭 설 계를 하였다. 그림 2는 수신신호입력부의 회로도이며 입 력되는 수신신호의 주파수와 임피던스 매칭을 고려하여 저항값을 선정하게 된다.
	DSP 기반의 신호처리기의 단점은?	기존에 개발된 모노 펄스 방식의 소형 레이다 용 신호처리기는 빠른 FFT 연산을 위하여 DSP 기반으 로 개발되어 왔다.[1] DSP 기반의 신호처리기는 많은 수 의 DSP를 사용해야 하기때문에 사이즈가 커지고 비용이 증가하는 단점이 있다. 본 연구에서는 DBS와 같은 영상 처리가 가능한 소형 경량화 신호처리기 개발을 위해서는 고속의 멀티코어 프로세서가 필요로 하여 PPC(Power PC)를 적용하여 하나의 CPU로 많은 량의 연산을 실시간 으로 처리하도록 설계 하였다.
	소형 경량화 신호처리기를 개발할 때 CPU의 연산량의 한계를 극복하기 위하여 어떤 설계를 적용하였는가?	본 연구에서는 DBS와 같은 영상 처리가 가능한 소형 경량화 신호처리기 개발을 위해서는 고속의 멀티코어 프로세서가 필요로 하여 PPC(Power PC)를 적용하여 하나의 CPU로 많은 량의 연산을 실시간 으로 처리하도록 설계 하였다. 또한 CPU의 연산량의 한 계를 극복하기 위하여 FPGA를 활용하여 병렬처리를 함 께 수행한다. FPGA에는 디지털 필터 설계, 디지털 주파 수 하향 변환 설계, 광대역 채널 선택 기술을 구현하고 CPU에서는 표적 신호 탐지 및 추적 알고리즘을 구현함 으로써 실시간 신호처리가 가능하도록 설계하였다.

참고문헌 (11)

Jin-Kyu Choi, Jun-Ho Yoon, "A Design of the High-Performance Signal Processor for a Small Tracking Radar", CICS 2012, pp191-192, Oct, 2012.
Doh Hyun Kim, Young Sung Lee,"Miniaturization of Signal Processor of Airborne Tracking Radar", The Korean Institute of Electrical Engineers Conference, pp114-117, Nov, 2002. http://www.dbpia.co.kr/Article/NODE01326985
Jin-Kyu Choi, Han-Chun Ryu, "A Development of the High-Performance Signal Processor for the Compact Millimeter Wave Radar", The Journal of The Institute of Internet, Broadcasting and Communication, Vol. 17, No. 6, pp.161-167, Dec.31, 2017. https://doi.org/10.7236/JIIBC.2017.17.6.161
Dariusz Budzinski, Jerzy Kampa, "DETECTOR LOG VIDEO AMPLIFIER WITH 60 dB LOGGING FUNGE", 14th International Conference on Microwaves, Radar and Wireless Communications, May 2002. https://doi.org/10.1109/MIKON.2002.1017847
Lim Joong-Soo, Park Young Chul, "An Analysis of Operating Characteristics for Digital Pulse Comressor of Coherent Radar in Time Domain", 2006 Conference on Korea Academy Industrial Cooperation Society, pp397-400, May 2006.
Xinggan Zhang, Zhaoda Zhu, "A pulse compression processor implementation with DSP for airborne pulse Doppler radar", AIAA/IEEE Digital Avionics Systems Conference. 13th DASC, 30 Oct.-3 Nov. 1994. https://doi.org/10.1109/DASC.1994.369447
Jeong-Yeon Kim, "X-Band FMCW RADAR Signal Processing for small ship" Journal of the Korea Academia-Industrial cooperation Society(JKAIS), Vol. 10, No. 11, pp. 3121-3129, 2009

원문보기 상세보기
Sangsik Lee, "Development of Signal Process Software for Electromyograph(EMG)" The Journal of KIIECT, Vol. 2, No. 2, pp. 17-22, 2009.
Jongbok Lee, "Design and Simulation of ARM Processor using VHDL", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 18, No. 5, pp.229-235, Oct. 31, 2018. https://doi.org/10.7236/JIIBC.2018.18.5.229
J. Davidson, "FPGA Implementation of a Reconfigurable Microprocessor," IEEE Custom Integrated Circuits Conference, 1993, pp.3.2.1-3.2.4.
A.A. Morgan, M.E. Allam, M.A. Salama, and H.A.K Mansourm "Implementation of an ARM Compatible Processor Core for SOC Designs," 2005 International Conference on Information and Communication Technology, Dec. 2005.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증